К экзамену

Системы счисления. Перевод чисел из одной системы счисления в друг
Кодирование чисел. Изображение нуля в прямом, обратном и дополнительном кодах.
Переполнение разрядной сетки. Причины и признаки переполнения. Модифицированные коды
Формы представления чисел в ЭВМ (ф.з. и п.з).
Округление
Сложение чисел с плавающей запятой. Нормализация чисел
Умножение чисел с хранением переносов
Умножение на 2 разряда множителя одновременно в прямых кодах..
Умножение дробных чисел в дополнительных кодах.
Умножение целых чисел в дополнительных кодах
Умножение на 2 разряда множителя одновременно в дополн. кодах..
Матричные методы умножения.
Машинные методы деления. Структурная схема операционного устройства выполняющего операцию деления.
Методы ускорения деления.
Одноразрядный двоично-десятичныей сумматор.
Код 8421. Суммирование чисел с одинаковыми знаками в коде 8421.
Код 8421. Сложение чисел с разными знаками в коде 8421.
Двоично-десятичные коды с избытком 3
Система счисления в остаточных классах (СОК)
Представление отрицательных чисел в СОК
Обнаружение и исправление одиночных ошибок путем использования дополнительных разрядов
Коды Хемминга
Основные понятия алгебры логики
Формы представления функций алгебры логики
Основные законы алгебры логики
Классы функций алгебры логики. Функционально полные наборы.
Метод Квайна.
Карты Карно (Вейча). Соседние наборы, простая импликанта минимальное покрытие.
Минимизация не полностью определенных ПФ в дизъюнктивной и конъюнктивной формах.
Кубическое задание ФАЛ. Алгоритм ветвления.
Специальные логические операции алгоритма Рота (*, #, П)
Метод Квайна-Мак Класки
Минимизация переключательных функций методом Рота (до поиска L-экстремалей).
Порядок вычисления L-зкстремалей.
Минимизация переключательных функций методом Рота (после поиска L-экстремалей).
Синтез одноразрядного полного комбинационного сумматора
Синтез одноразрядного комбинационного полусумматора
Синтез одноразрядного полного комбинационного сумматора на 2 полусумматорах
Синтез одноразрядного комбинационного вычитателя
Объединенная схема одноразрядного комбинационного сумматора-вычитателя.
Триггер со счетным входом как полный одноразрядный сумматор
Способы задания абстрактного автомата.
Гонки и их устранение в автоматах.
Явление риска сбоя и его устранение.
Принцип микропрограммного управления.
Последовательность синтеза структурного автомата по таблицам переходов и выходов.
Память автомата D-,.T-, RS-, JK-триггеры..
Стандартные функциональные узлы цифровой техники (мультиплексоры, дешифраторы)
Граф-схема алгоритма. Отмеченные ГСА. Таблица переходов.