


WinDLX  
Proteus BC  
ПЛИС + VHDL


Встроенные системы — специализированные  
системы, являющиеся неотъемлемой частью большей  
системы, к-ая ее управляет.

Embedded Systems

ES, BC




Обобщённая структура встроенных с-млн:  
законченный продукт с приводами



- 1) преобразование цифровые сигналы в аналоговые
- 2) осуществление различного вида по изменению аналоговых сигналов

Во встроенных системах обработка сигналов производится в реальном или псевдореальном времени.

Структура встроенных систем:



CPU осуществляет решения для различных применений. Если они идут в прямом виде, то несёт много лишних данных.

Application Specific Integrated Circuit — если есть они реализованы в ячейке (загаданной схеме)

Все памяти хранят обратимые данные (есть энергия)

ADC, DAC — преобразователи Analog to Digital Converter


FPGA — Programmable Logic Array

Human Interface — простейшие интерфейсы

Автоматика всегда связана программой с нормами безопасности

Переводимое назначение изменений для различных применений (перепрограммирование).

Вместо загаданной СБИС лучше поставить прогр-мную.



Все компоненты — разъемное цифровое устройство.

SB — System Bus PB — Peripheral MB — Memory

Несмотря на наличие нескольких шин для синхронизации между собой, все на них идёт одинаковая информация.

Coupled Charge Device (CCD)

Liquid Crystal Display (LCD)

Light Emission Diode (LED)

Direct Memory Access (DMA)

BIST BISD BISR google it

testing diagnostic repairing

Built-in Self

reconfig. hardware

Выбор и реализация вычислительного ядра

См. з. Вычислительный ядер и приложения следующие:

- bare чистый ядро на LLC

- MP

- soft-Р

- embedded-Р

- ASIC (загаданное ядерное схема)

LLC — выч. устройство на 1 ядерн. схеме, блокирует систем. устройство, разделяет память и имеет периодические блоки (математика, ADC, DAC и т.д.). LLC имеет высокий набор инструкций, но имеет ограниченную память на ядро, т.к. данные, BISC, 2x ROM-ный. Оно загружается заранее, а про-цесс управляет периферией. Связь с внешним миром SB и PB.

MP — выч. устройство на мног. ядр. схеме или её частях и встроенным чистым процессором устройством с расшир. модулями инструкций (CISC, VLIW). Для них могут решаться задачи с более сложной логикой. Встроенные памяти не правильны (использование данных). Связь с внешним миром с помощью SB; где связь с периферией исп-ся пер-фейт контроллером.

System on a Chip (SoC) — система на кристалле; напр., LLC, MP (Soft-Processor)

SoC и загаданная СБИС — с фиксир-ной арх-рой.

Программные исп. схемы назв-тым динамической реал-  
изаци-и их аппаратного стр-ва (ПЛИС) - реал-изие исп.  
из узло-го узла итоги сложности (огранич-ся только  
аппаратными ресурсами). Собр. ПЛИС назв-то реал-изие от самой  
итоги до десятков миллионов пасстр-ных аппар-ных  
блоков. Даже блок и. сод-ть десятк. транзисторов и...

HDL-языки исп-ся для создания ПЛИС

IP-component - способ описания IC.

Soft-processor - реал-изат на ПЛИС, может прог-ся, имеет  
некоторое, но! можно статически изменять его арх-ру.  
Можно орг-ть многочип-ссть, орг-ные-ресурсы ПЛИС.

E-P (Embedded)

ASIC - вспоможение производства в аппаратуре бол-ко  
им упр-ных арх-лов




График отображает варианты выбора вычислительного ядра проектировщиками.

Reuse - можем ли выб-ть ядро адапт-ся к решению  
разн. задач (функциональная гибкость).

Soft-P - можна конфигурируется.

Static reconfig - пример Atom (Embedded-P), смар-це полу-  
ченные.

С точки зрения комп-не воспринимаем с-тии (с-тии  
на приемление) и узлы-ть след. пр-цесс:

- 1) высокое быстродействие - задач-ное выб. задач
- 2) низкое энергопот-ие, обуст-ие исп-ния в нормаль-

ных устр-в, реал-изах ма алгоритмич. исп-х патами  
3) модульность - пасстр-и в з.о. узел-ств в прав-стии  
функциональных систем

- 4) эксплуатационная гибкость - подраз-ем оперативное  
изменение и дополнение функциональных возмож-стей узло-  
вого устр-ва с участием пасстр-и
- 5) большая степень интеграции - пар-и опр-ем не только  
число транзисторов на ед. площади кристалла, но также  
опр-ем ядр-ки узло-го устр-ва и ее влияние его разм.
- 6) гибкость

6) приемлемая стоимость - задач-ство предложи системе  
на потребительский рынок

Путь повышения быстродействия выб-х ядер:

I.

- 1) технологии изготовления
- 2) Повышение системной частоты (использование  
переатура)
- 3) Вспомогательное  
пополнение


PIM - processor in  
memory

II.

- 1) Исп-ие ресурсов  
модуля
- 2) аппаратные ускорители  
Hardware Accelerators
- 3) Оптимизация исполните-  
ло-го ядра
- 4) Программный выбор архи-  
тектуры

Функциональные вычислительные арх-ры

Смр-ра Сок Неймановского вычисления




C-control

CC - Central Control  
 CA - Central Arithmetic  
 M - Memory  
 I - Input  
 O - Output  
 R - Recording Media  
 EXT - External Device (Human)

1) Все данные и упр-ные, начиная с байта I и O передаются в блок CC. Данные и текущие упр-ные посыпаются через ALU и записываются в память, запись-ся упр-ные в последовательном виде EXT на R. I переводит упр-ные в последовательный вид EXT на R. I переводит упр-ные в последовательный вид. 2) Байт С на R-е несет-ся извлечение упр-ных данных из M для сопровождения работы CC и CA. Затем выдаются данные и передаются на CA. Тез-м запись-ся состояния в память. Далее выдаются след. состояния упр-ных и т.д. Тез-м повторяется пока-ния памяти, смена состояния-ем и т.д. и т.д. через 0.

Испол-ство упр-ных (данных), т-ое влияет на функцию С, наз-ся инструкцией. Испол-ство инструкции - опре-деляет (микропр-цессор).  
 data control & M  
 data code  
 CC  $\Rightarrow$  Control (усп-ло упр-ные)  
 current

Современная микропрограмма приводится Том Ньюманом при расп. лек. усп-ло



PC - Program Counter

IR - Instruction Register  
 ID - Instr. Decoder  
 ALU - ANY

Основное значение упр-ных на инсп-цию в блоке памяти, т-ое г.д. извлечения в блоке упр-ных. Выбор-ка инсп-ции и хран-ся в IR. ID распознаёт тун выбранной инсп-ции.

### Том Ньюман

П-ие этого бл. ядра следят расши-тия во време-ни. В бл. ядра памя-к система хран-ся в нач. состояниях:  
 $\emptyset$  Init, PC =  $\emptyset$

Нач-шее ядро распределяется в начальную памя-ку а  $a+1$  а $+2$  ...

1. усп-ло упр-ные выбираем из памяти инсп-ции, упр-ные адресуют PC:  $[PC] \Rightarrow IR$

#### Fetch - выборка

2.  $IR \Rightarrow ID$   
Decode PC ++

На этапе усп-ло упр-ные распознаёт тун разлож-ки инсп-ции.

3.  $ID \Rightarrow ALU$

Данные передаются в ALU, инсп-ние бир-ка.  
Execute


4.  $ALU \Rightarrow Mem (data)$   
 Запись в память  
Write

5. Cgoto 1

Несколько основных инсп-ций означают работе опре-деляют. На этапе записи распознают эти R-ы, которые запускают:

1) 3. Execute PC =  $\emptyset$

2)



переход в конечное состояние

?  
Узкое подв-се не гарантирует, а PC.


Число Пор. Неймана - один машинный язык. Используются разные программы, определяющие машинный язык.

1 и 4 самые сложные языки.

Разделение памяти на память кода - Тарбагатская

Структура Тарбагатской архитектуры

Harvard



Можно одновременно извлекать i-ую инструкцию и записывать результат в i-ый или извлекать операнды i-ой.

ISA - Instruction Set Architecture

CISC


Complex Instruction Set Architecture

Сложность набора инструкций зависит от:

- большое число инструкций
- разнообразие инструкций
- самое большое число способов адресации (прямая, косвенная, косв-кое, автоскл-кое...)
- различные инструкции требуют различной длины машинного языка для исполнения

Недостаток


Запом. 80% / 50% для CISC (сложн. - упр-е)



Дисадвантажи CISC-архитектур

20% инструкций исп-ся в 80%rega.

Time




CISC:  $D_1 \neq D_2 \neq D_3 \neq D_4$

$$\max(D_i) = D_x$$

$i=1$

Все машины генерируют  $D_x$



Несколько шагов цикла Пор. Неймана иск-ем работы с опре-мущ. блоками:



F: Controller ROM, IR, PC

D: ID, IR, RAM Controller


E: ALU

W: RAM Controller

Для корректного исполнения цикла в аппаратуре необходимо упр-мые дополнительные блоки.



Время г-ма упр-мых сигналов для опре-мущ. цикла Пор. Неймана:





Числовой однократной шириной. В блоках F, P, E, N введены  
ген. регистры для хранения промеж. данных.

Компьютерная обработка нового инструкций.

Для членов участков исполнительного регистра:

$$\begin{array}{ll} i=1 \Rightarrow t=4 & t=4 \\ i=2 \Rightarrow t=5 & t=8 \\ i=3 \Rightarrow t=6 & t=12 \\ i=4 \Rightarrow t=7 & t=16 \\ i=M \Rightarrow t=M+3 & 4M \end{array}$$

контр-р

$$\frac{4M}{M+3} = 4$$

Компьютер - специальная упр-ка управления.

Двумерные варианты ISA

Двумерные ISA-архитектуры


- 1) Stack ISA
- 2) Accumul ISA
- 3) GPR ISA      General Purpose Registers  
(POH)  
перемпра общего назн-ния

Все 3 и.о. и Рама памяти, и Таймбаг, и конт-р.

Stack ISA

За основу берутся Рама памяти, арх-ры бир-ия. Использовать  
нельзя арх-ры на Таймбагах.

Упр-ка стековой арх-ры:



TOS - top of the stack

$$f = ax + b$$

Сначала арх-ра накр-ем машине инструкции push  
push address

push a

$$RAM[a] \Rightarrow TOS$$

push x

pop f

$$TOS \Rightarrow RAM[f]$$

пересыпка g-x ссыль-ся с null.  
push и pop

MUL

ADD

MUL

$$[TOS] * [TOS-1] \Rightarrow TOS$$

a1 ↓ a2

$$f = ax + b$$

1 push a

2 push x

3 mul / push b

5 add


6 pop f

Документация арх-ров:

- просмотра программ и аппаратурой декодированием инструкций

Плагинами:

- все данные просматриваются через 1 регистр - вершину смеси (напад-сыв неизол-на?)
- требуется начать запись инструкций



load a - запр. б адресуемый  
 $[RAM[a]] \Rightarrow Accum$

store f

$[Accum] \Rightarrow RAM[f]$

Load-Store ISA — автом.ное назначение

mul x

$[Accum] * [RAM[x]] \Rightarrow Accum$

$$f = ax + b$$




- 1 load a
- 2 mul x
- 3 add b
- 4 store f

Doom-ls:


- разные сумманды
- мало операндов

Недостаток:

- заранее неизвестны операнды (как и в смешанной)
- скрыта в comp. LC.



One-Port: разные собеседники време-  
 ние и занес ссы-ко




i,j,K гласят в.д. работы

CPR сог-им регистраций 3-х нормализ. позиц с  
 базой. времена для всех пер-поб одинаково





1 mul f,a,x

2 add f,f,b

Сложность декодирования, формата инструкции.




4) Reconfigurable ALU




- Исполнение инструкций на первом ALU:
- 1) ROM-ная таблица выдачи команд ALU
  - 2) исполнение

RISC  
Reduced Instruction Set Computer


4 стадиики карта:



Stage 3 - из-за нес. перекр., и.т. 같은 op. R-номера



④ Это изобретение разработано для корректного выполнения операций.




- программа когданические межвокальные регистры ALU

Фиксация нужна для корректного выполнения операций (проблема времени).

⑤ Из IR берут код инструкции ОС и исп-ем его для указания ALU, какую операцию надо-ло исполнить.

⑥ Рез-мам вин-тия фиксируются в межвокальных регистрах RS


⑦ 1) межвокальный регистр инструкции для нач-тия реального опре агреса рез-ма




Так можно уменьшить выдачу PC++.

Строгое условие, что значение PC изменяется одновременно с началом выполнения команды (или заменяется).

Control



PC: add r0, r1, r2  
PC+1: add r3, r4, r5  
PC+2: Sub r6, r7, r3



Конфликт на одинаковых инд. буферах.

data Conflicts

Hazards

Стандартное программирование на языке:

- 1) Read After Write (в примере) - RAW
  - 2) WAW
  - 3) WAR
- RAW: последовательное использование одного и того же регистра в разных операциях.
- WAW: последовательное использование одного и того же регистра в разных операциях.
- WAR: последовательное использование одного и того же регистра в разных операциях.

Load r0, M(r1) - создает конфликт.

RAW не конфликт, т.к. данные неизменны.


Таким образом не одинаково выделением памяти и комп.ные.

Control

Спр-мый приводит к принуд-нию простого R-ера из-за стр-мых аппарат-ных осо-стей вычисл-мого языка.

Пример:

store M(r0), r1  
add r0, r0, 1  
store M(r0), r1  
add r0, r0, 1



Список устрагания к-мов в минимизации временных процессов.

Решение стр-ных к-мов, как правило, в изм-ии стр-ров вычислений.


Стр-ный к-м и. засл-ся в квадри-сти пар-ной обр-ки ALU запросов (данные операции).

К-м по упр-нию

Пример:

```

pc: add r0, r1, r2
pc+1: CALL P
pc+2: sub r3, r4, r5
:
:
:
rP: mul r2, r3, r4
    
```



Безопасные участки кода и.б. неизменные, к-ие изменяют PC (конт-ные переходы).

-безусловный переход JUMP  $PC \leftarrow address$

-условные JE  $PC = address$   $PC = PC + 1$

-вызов CALL

-прерывание IRQ

-возврат из пр-рса RET

PC: CALL :


- 1) PUSH PC+1
- 2)  $PC \leq new$
- 3) Execute

Хор-р не исполнит CALL пока не засл-ся все инстр-ции до CALL.

Fetch (PC<sub>new</sub>) - при этом хор-р заново начинет друк-ть с новым PC з-нием

RET:

- 1) Исп-ся все оставшиеся инстр-ции



2) Возвращение из стека PC<sub>old</sub>

3) Составляется хор-р, продолжаем с PC<sub>old</sub>

Методики минимизации конвейерных конфликтов

В реальных пр-сах простые механизмы; методики - оптими-зация кода по быстродействию - прогр. и аппар.

Прогр.: осн. на манипуляции графа вых. пр-сса ис-пользованного кода.

- 1) пересмотр карты ROT
- 2) предс-ние переходов
- 3) разб-ние циклов
- 4) inline-функции

Пр-ные методики:


- 1) исп-ние заведомых инстр-ций

стартовые методы осн-ны на внесении стр-ных преобр-ний в аппаратную сост-шую соотв-щую ступеней.

К апп-мам отн-ся:

- 1) быстрая пересыпка данных (Fast Forwarding)
- 2) исп-ние мультипортовых рег-рев данных (Multiport REGFILE)
- 3) прин-тие суперскалярных подходов (ак-во tlb)
- 4) реконфиг-ние (Reconfig. Comput.)

Fast Forwarding засл-ся в манипуляции tlb, к-ие подгруживаем быструю пересыпку результат-ных данных из RS не только в GPR, но и на один из выходов ALU



			E PSF	W	$R5 \rightarrow R6$
add	$R0, R1, R2$	F	$R1, R2$	add	$R0, 1$
add	$R3, R4, R5$	F	$R4, R5$	add	$R3$
sub	$R6, R0, R3$	F	$R6$	$R4, R6$	sub

Значение из SS записывается, как в  $R0$ , так и в  $R4$ .

Быстрая пересыпка сработала только в том, намного раньше, чем запись в  $R0$ . В пересыпке результат из выходов ALU. Этими возможностями времени, недостаточно для записи результата  $W$ . Наша быстрая пересыпка не сработала на промежуточную запись в GPR.

Наше FSTD не означает полной инструкции промежуточной записи и не имеет ничего общего с промежуточной записью отмеченной.


### Примитивы (Code Transformation)

add	$B2, R1, R0$	F	$R1, R0$	add	$R2$
add	$R3, R2, R1$	$\Rightarrow$	F	stall	stall
add	$R4, R3, R1$		F	stall	stall

$1 \quad 2 \quad 3 \quad 4 \quad 5 \quad 6 \quad 7 \quad 8 \quad 9 \quad 10$

$(6 \rightarrow 10)$

12 - общийный форм фейзовый




$$\begin{aligned}
 B2 &= B1 + R0 \\
 \Rightarrow B3 &= B2 + R1 \Rightarrow B3 = 2B1 + R0 \Rightarrow B5 = 3B1 \\
 B4 &= B3 + R1 \qquad\qquad\qquad B4 = 3B1 + R0 \\
 &\qquad\qquad\qquad B6 = 2R1 \\
 &\qquad\qquad\qquad B2 = B1 + R0 \\
 &\qquad\qquad\qquad B4 = 3B1 + R0 \\
 &\qquad\qquad\qquad B3 = 2B1 + R0
 \end{aligned}$$

- 1) NULL  $R5, R1, 3$
- 2) NULL  $R6, R1, 2$
- 3) ADD  $R2, R1, R0$
- 4) ADD  $R4, R5, R0$
- 5) ADD  $R3, R6, R0$

F	R1	MUL	R5
F	R1	MUL	R4
F	$R1, R0$	ADD	$R2$
F	$R5, R0$	ADD	$R4$
F	$R6, R0$	ADD	$A3$


1 2 3 4 5 6 7 8

Граф вычислений без ограничения на число опер. блоков и регистров



Micro Chip  
PIC16F84X  
RISC, 2 pipeline  
EEPROM  
35 инструкций

Внутренние структуры микропроцессора



$(Q_1, Q_2)$  = Fetch & Decode

$(Q_3, Q_4)$  = Execute & Write

FSR - File Select Reg.

SR - Status Reg.

WReg - Write (Result) Reg.

Функц. принцип: WREG - const - p (один из констант 1-го окн. явл. АЛУ). Второй операнд и.д. зап-лен из пер-ра инспр. (const) или инспр-ных от сущ. инспр. g - x.

Wreg может подгружаться из пам.



SP указ-ем в блоке в заб. от состояния (напр., прерывание).

FSR исп-ся для адресации.

File Reg. — FPR

Все упр-ра, регистр сущ. иные, але-ся прог-но доступ-  
мими. Упр-ка упр-миа бир-том 4 упр-ных синхронизаций.

Q<sub>4</sub> исп-ен, т.к. g. занес-ся rez-мам



Возможное выполнение на упр-мам (call).

Оп-ция наименование пропущено


PC < 12 = 0>

stack

L1

...

L8



- 13-и разрядов

позв-ли 1 каду  
сиг-и прерывания

Макс. длина наимен - 4 килобайта (4K на 13).

Остаро 1килобайт (1K) макс. исп-ся 0x3FF

0x0000 goto Start

: : ORG 0x10

Start:

0x0010 MOVLW 0x3F

↓ ↓  
literal адрес.

— конст-ные адреса- па const

Стартом является бл-ем:

- 68 однобайтных J0 J1

- счет. регистры (SR)

- упр-ные пер. регистра упр-я

Они макс-ся в единице агр. пр-те наименование памяти.  
Все агр. пр-то разделяются на 2 блока.

Инер. cmp-ра наименование памяти

$\phi_{x10}$	INDF	INDF	$\phi_{x80}$
1	TMR0	OPTION	$0x81$
Bank 0	PCL	PCL	$0x82$
2	STATUS	STATUS	$0x83$
3	FSR	FSR	$0x84$
4	PORTA	TRISA	$0x85$
:			
$0x9C$	CPR (68040)	CPR	$0x8C$

INDF - chay. per.,  
ucr. que fach agn.  
TMR0 - per. moshch.  
TRISA - per. chay.  
ygn. nognash.

### Персистентные агрегации

При иер. пер. икспр. базовый эле-съе агрегатный банк  
данных. Зн-кие агр-ного банка оп-съе 5 битами STATUS<5>  
или

$$\begin{aligned} RP\phi = "0" &\Rightarrow \text{Bank } 0 \\ "1" &\Rightarrow \text{Bank } 1 \end{aligned}$$

BSF 3,5 bit set file

BSF STATUS, RP $\phi$  // 3 sum 5-го позиция уем-мб 1 ; Bank1

BCF 3,5  $\Rightarrow$  BCF STATUS, RP $\phi$  ; Bank $\phi$


BCF STATUS, RP $\phi$

MOV LW  $0x11$   
MOV WF  $0x05$  //  $0x85$  no exec cause  
ADR. file  
WReg =  $0x11$   
WReg  $\Rightarrow [0x05]$

BSF STATUS, RP $\phi$

MOV LW  $0x22$   
MOV WF  $0x05$   
Bank1  
WReg =  $0x22$   
WReg  $\Rightarrow 0x05$

### Indirect Access - рабочая агрегация



MOV LW addr

MOV WF FSR

MOV F INDF,  $\phi$

- в arr-p зал-ся зк-кие некор. память; но  
если зма устан INDF, то зал-ся зк-кие,  
агрегатное FSR

WReg = addr

FSR = addr

WReg  $\Leftarrow$  [FSR]

### Пример рабочего времена

MOV LW addr

MOV WF FSR

MOV LW data

MOV WF INDF

FSR = addr

WReg  $\Leftarrow$  data

INDF  $\Leftarrow$  WReg

[FSR]  $\Leftarrow$  WReg

Bank2

MOV LW  $0x6$

WReg = 6

MOV WF FSR

FSR = 6

MOV LW  $0xFF$

WReg = 255

MOV F INDF

[6]  $\Leftarrow$  255 PORTB/TRISB

Bank2


раб. агр. раб-ся алмак-ся, насе залуч

& INDF седне залач-ся


### Упр-кие временных рамок

CALL, GOTO, RETURN


PCL, PCLATCH - 2 чай. пер.



// Старт базы - сбз безусл. перехода в прегенере 1K.  
01 - со 2-го исполнения jmp



Старт исп-ния упр-ки PC



Старт исп-ния икспр. по адресу 20 отр-п сог-жим  
значение pointer (8 г. с. 2). Зк-кие PCL будет равно 20. В3 нач.  
когда уже исп-ся икспр. Зк-кие хранимое PCL будет уже  
автомат-мо и равно 21  $\Rightarrow$  наше исп-ние PCL = 21 + point = 23 -  
исп-ие создание суммы безусл. перехода.

## Программное воспроизв-ие EEPROM-надежды

Экспресс-мод


64 байт

Чт-ки:

1) ROM (З3У)

2) Writeleg

Программное надежд-ие можно использовать для изм-ния всего



3 способ:

1) эмул в MPLab

2) hex reg пр-мод

org \$2100


de "BSJUR", \$

орг /пр-мод сменить в начале файла

$\Rightarrow$  \$(\$2100)-'B'

1(\$2101) - 'S'

3) напр-но при загруз-ии LLC



EEDATA - регистр данных при осущ-ии операции  
записи и чтения

EECON1 и 2 - конфиг-ные рег-ты LLC, загружающие регист-ры  
при загруз-ии памяти, оп-ром ЗК-кие упр-я и т.д.

бит при сб-кии операций и хранят битовые флаги  
реж-мов операций  
EEADR - адрес

### EECON1 ( $\$xx88$ ) Bank1

7	6	5	4	3	2	1	0
X	X	X	EEIF	WR ERR	WREN	WR	RD

0 - RD - вы-св. упр-шими битами, к-ий иницирует операцию чтения; если он 1 - операция чтения иницировалася 1 - WR - если WR = '0' после того, как началась проц-ра записи, это флаг окончания проц-ра записи; если запись туда 1, то автомат-ки начн-ся запись

2 - WREN - упр-шими битом, к-ий разр-ет или запр-ет запись when = '1' allows write

3 - WRERR - бит флага успешности проц-ра записи; '0' - проц-ра записи закончена и прошла успешно

4 - EEIF - бит флага прерывания Interrupt Flag; окончание проц-ра записи - внутреннее прерывание, флаг уст-ся автомат-ки с наст. прерывание

Доссл-и примеры процедур чтения и записи байта:

#### EEPROM Read

```
BCF STATUS, RP0 ; Bank0
MOVLW Address ; WReg ← Address
MOVLW EEADR ; EEADR ← W
BSF STATUS, RP0 ; Bank1
BSF EECON1, RD ; PD = 1
BCF STATUS, RP0 ; Bank0
MOVF EEDATA, W ;
```

#### EEPROM Write

```
BCF STATUS, RP0
MOVLW Address
MOVWF EEADR
MOVLW Data
MOVWF EEDATA
BSF STATUS, RP0 ; Interrupt Control Global Interrupt Enable
BCF INTCON, GIE ; Write Enable
BSF EECON1, WAEN
```

MOVLW  $\$xx55$   
MOVWF EECON2  
MOVLW  $\$xxAA$   
MOVWF EECON2  
BSF EECON1, WR ; Write!

- нельзя прерывать  
контрольная послед-сть, загр-ем контроллер для перепрограммы EEPROM

BSF INTCON, GIE

Если не пишем обработчик окончания проц-ра записи, то после иниц-ции записи каск-ло ожидание окончания записи (напр. EEIF = '1', помимо WRERR = '0'). Если пишем, то разрешаем все прерывания и помимо по аргусу 4 обработчик.

```
Bank0 MACRO
    BCF STATUS, RP0
    ENDM
```

Bank0


```
ADD3 MACRO result, arg1, arg2
    MOVLW arg1
    ADDLW arg2
    MOVWF result
    ENDM
```

```
V EQU  $\$xx20$ 
ADD3 V, L, 3
```

Старты байта/байта

R0 }  
: } I/O  
RA4 }

специфич. Оно устанавлив.; вх. сигнал синхр. внутр.  
таймера T0CKI  
Все разработ. и.д. счита-ны независимо от груза.




RA<sub>i</sub> 0-4

RB<sub>j</sub> 0-7

Многим битам - это и спектр. порт.

Многим упр.-мн. разног. устр-вами (output) ; принимают упр.-ура. (Input) ; спектр. (спектр-ные, напр.).



Операции залоги в PORTA озг-ем назначение нал. одн-реакт. имена адреса, а нал. имена g-x - гарнота  
 M.B.  $\Rightarrow$   $\Phi_{\text{d}5}$  D.B.  $\Rightarrow$  data (WReg)

Справ-ем залогопрограмм и находим current EN1 или EN3 на схеме пер-ца  
 control Bus  $\Rightarrow$  Write Port = 11 - EN1

EN1 наз-ем заставляет генер. сД.Б. и сопр-ми ус. т. перекрытие data write.

Засып. гарнота схема-ем огры из 3 залогов: занес-  
Data Write Latch ; output-порт - I/O logic ; прием - <sup>на табл</sup> I/O logic на биты, но все гарнота занес-ся в Data Read Latch.


Tristate Latch склонит упр-ые биты при конфликте разног. норма (RA<sub>i</sub> - Output/Input).

Две упр-ные нормы пред-мо надо указать какому разног. соотв-ствуя схеме разног. норма и место наше эмб. I/O.

	7	6	5	4	3	2	1	0
PORTA	X	X	X	d	d	d	d	d
	↑	↑	↑	↑	↑	↑	↑	↑
TRISA	X	X	X	%1	%1	%1	%1	%1

0 - Output  
1 - Input



Внешн. схема норма A



RA<sub>0</sub>-RA<sub>3</sub> имена адресного схематич., RA<sub>4</sub>-упр-иего  $\Rightarrow$  пазног. упр-ие.

Использование схематич. в разног. норма A (LED - Light Emitting Diode)





CLRF PORTA

BSF STATUS, RP0 ; Bank1

{ MOVLW 0


MOVWF TRISA ; PORTA = 0 TRISA = 0 outputs

BCF STATUS, RP0 ; Bank0

MOVLW 0x1F

MOVWF PORTA ; PORTA = '11111'

RA4 φ ma n-Rück.mpfz.  $\Rightarrow$  arb-Mo  $\frac{1}{T}$  (paarab) - ke. zopum!  
t L1 zopum! (B RA0 - RA3).



CLRF PORTA

BSF STATUS, RP0

CLRF TRISA

BCF STATUS, RP0

CLRF PORTA

RA4 ◊ DI - zopum!

RA0 - 3


D1 close

and2  
D1 open


- ke. zopum!

Jpui kongur-yuu RAi raf baxagress gue i=0-3 uon-ce reussum. uonua ynp-tue, a gue i=4-ompus-kad.

Dua Input RA4:



RA0 - RA3



BSF STATUS, RP0

MOVLW 0x1F

MOVWF TRISA ; '11111'

BCF STATUS, RP0

MOVWF PORTA, 0

W=?

Если автор разомнит, то поменяю на  $\text{datm} = 1$ .




$\text{TRISA} = '1111'$  — 1.

Статус ус.-кия  $\text{MOVF PORTA}, \phi$  значение находит на шину а не в  $\text{Read Port - B}$  адрес-шнр.

Если значение — 0 (нульное напряжение).

И.о., опр-кое упр-ние или керамическая линика (закр-м, открыто — 1).

Сиг-налы разд. схемы регистра прост. ус-р-б I/O упр-нн.






Самый безопасный — 3 (горит от внешнего контроллера), но в 3 слабо горит, т.к. малый ток из порта 3 выше — пасажи-микса упр-ния.

Самый недёж-ний — 1.

Нед-ник — опр-кое упр-к.


Всё-таки регистра ус-р-б 2-ого:



1- самый недёж-кий

3- бережёт контроллер, т.к. не использует никаких разомкнутых.



Сиг-наль порта B  
(если  $\text{RA0} = \text{RA3}$ )



Нижний разряд и.у-к-ия подавляющий регистры при конф-ии на Input (OPTION ABPU).

И.о. как и в A. Прим: RA0 кроме I/O является источником прерываний от внешнего ус-р-а.

RA4-RA7 также являются источниками прерываний при выполнении команда **BSF PORTA,3** зажигание на этих разрядах.



WAIT 1S:

- ① MOVLW vcycle
  - ② MOVWF vpause
- L0
- ③ DECFSZ vpause
  - ④ GOTO L0
  - ⑤ RETURN

OSC1

$$f_{sys} = 4 \text{ KHz}$$


$$\frac{f_{sys}}{4} = 1 \text{ KHz} - \text{ucomp. - 4 cuom. maxima}$$

$$\Delta t = 0,001 \text{ s}$$

$$\Delta_{1000} = 1 \text{ s}$$

$$1+1+v_{cycle}(2+2)+2 = 1000 \quad v_{cycle} = 249$$

Программное управление фонариком Triggered Button



LIST P=16F84

```
#include "PIC16F84.INC"
```

GOTO Main

ORG 4

HALT: GOTO HALT

constant LED = 0x80

constant BUT = 0x01

BUT\_OLD EQU 0x20

BUT\_CUR EQU 0x21

LEP\_STA EQU 0x22

XRES EQU 0x23

Main:

```
CLRF PORTB
BSF STATUS, RP0
MOVLW 0x01
MOVWF TBISB
BCF STATUS, RP0
CLRF BUT_CUR
CLRF LEP_STA
```

Reset: CLRF BUT\_OLD

Loop: CALL BUT\_STATUS

; W=0 BCS OFF

; W=1 BCS ON

MOVWF BUT\_CUR

BTFS BUT\_CUR, 0

GOTO Reset

CLAW

MOVF BUT\_OLD, 0

XORWF BUT\_CUR, 0

MOVWF XRES

BTFS XRES, 0

GOTO Loop

BUT\_STATUS:

BTFS PORTB, 0

RETlw 0

RETlw 1

CALL CLED

MOVWF BUT\_CUR, 0

MOVWF BUT\_OLD

GOTO Loop

Z

CLED:

```
MOVLW LED
XORWF LED_STA, 1
MOVE LED_STA, 0
MOVWF PORTB
RETURN
```

## Обработка прерываний

4 типа состояния, к-ые и. прерывают номера 16-разр.-ных:

Write into EEPROM


INTMR0 overflow

Изм-ные состояния на выходные порты RB4-RB7

Event RB0/INT



Упр-ние механизмом обр. прер. осуществляется путем-кодом регистров INTCON

$$\begin{cases} \$\times\#B \\ \$\#8B \end{cases}$$


GIE - Global Interrupt Enable (1 - разр-ся все прер-ния, удач-твие б-юн. 4 разн-дас; 0 - запр-с).  
EIE - разр-ен прер. 1-го порта (EEPROM)


T0IE - разр-ен прер. от 8мкшн таймера

INTE - разр. RB0

RBIE - RB4 - RB7

Стати прер. устанавливаются по масм-му соотв-щему состоянию (их сброс вручную осущ-ся).

Время прерывания одинаково (но разные).



ORG \$0x0  
GOTO Main  
ORG \$0x4  
GOTO LED\_STATUS  
constant led\_stat = \$0x80  
ORG \$0x10

Main:

CLRF PORTB  
BSF STATUS, RP0  
MOVWL \$0x01  
MOWF TRISB  
BCF STATUS, RP0  
CLRF INTCON

BSF INTCON, INTF

BSF INTCON, CIE

;

:

goto ∞

LED\_STATUS: BCF INTCON, CIE

MOVWL led\_stat

XORWF PORTB, T


BCF INTCON, INTF

BSF INTCON, CIE

RETURN

PC [PC+1] ⇒ TOS

Основные понятия по теме обработка прерываний



При возврате из обр-ка склониметро:

BSF INTCON, CIE

RETURN

11

RETFIE

Составление на машинном АВО м.д. 3 курс



исключение прерываний на RB0

0x81 OPTION\_REG, INT FPC

BCF 0x81, 6 ; RB0

BSF OPTION\_REG, INTEDG ; default = 1

Управление регистрацией при сбр-ре прерываний

Save: MOVF VAR1, 0

MOVWF VAR1-tmp

Restore: MOVF VAR1-tmp, 0

MOVWF VAR1

Упр-ние стк-рой

Save: MOVWF W-tmp

Restore: MOVF W-tmp, 0

При вакм-ии зк-ия стк-ра м.д. изменяется таймером флаг регистра STATUS, к-ий автомат-но устанавливается в 1 при таймером значении в стк-ре.

WReg:

Restore\*:  $\overbrace{W-tmp = 0x5F}$

$\overbrace{\text{SWAP } W-tmp, 1}^1$ ; 1 rez-m & call per-p

$\overbrace{\text{SWAP } W-tmp, 0}^2$ ; 2 -> W

WReg:  $\overbrace{W-tmp = 0x5F}$

2) WReg = 0x5F

STATUS:

Save: SWAPF STATUS, 0

MOVWF STATUS-tmp

Restore: SWAPF STATUS-tmp, 0

MOVWF STATUS

Пример:

Save: BTFSS STATUS, RP0

GOTO S-BANK0

BCF STATUS, RP0

MOVWF W-tmp

SWAPF STATUS, W

MOVWF STATUS-tmp

BSF STATUS-tmp, 1

GOTO INT-CODE

S-BANK0: MOVWF W-tmp

SWAPF STATUS, 0

MOVWF STATUS-tmp

INT-CODE:

;

Restore:

SWAPF STATUS-tmp, 0

MOVWF STATUS

BTFSS STATUS, RP0

GOTO Restore-W

BCF STATUS, RP0

SWAPF W-tmp, 1

SWAPF W-tmp, 0

BSF STATUS, RP0

RETIE

Restore-W:

SWAPF W-tmp, 1

SWAPF W-tmp, 0

RETIE

Сбр-ра маскирует прерывания


1) Decoding (1)




2) Decoding

(1 & 2)


Зависп. сбр-ра и прерывания таймера TMR0






Число, которое программирует временные интервалы. Помимо числа написания приложения есть его реальное значение (дискретизация).

Синхронизация таймера TMRO



TMRO - общий 8-и разр. делитель частоты (находится все 0, кроме С и пар. ем на 1).




Синхронизация таймера.

1)  $\frac{F_{\text{sys}}}{4}$

2) Внешний источник  $F_x$  (к pinу RA4)

3) Prescaler - предварительный делитель частоты (и делитель обратного частоты на R-схеме).

Мультиплексор селекции для выбора 1 из 2 источников и внешний Prescaler.



$T0SE = 1 \Rightarrow \neg \overline{f}$   
 $T0SE$  - бит, управ-щие фиксацией состояния pin-ов RA4.


$T0CS = '0'$   $F_{\text{sys}}/4$   $= '1'$   $F_x$

MUX1 - под-эм pin-ов

MUX2 - управ-ем Prescaler

PSA = ' $\phi$ ' Prescaler не работает  $\Rightarrow F_{\text{sys}}/4$

Если засчитать разумное значение, то PSA = '1'




Чтобы генерить заг-се 3 разряда PS2-PS0

			RK
PS2	PS1	PS0	$F_{\text{sys}}$
'0	'0	'0	2
:			4
1	1	1	256

$\frac{F_{\text{sys}}}{1024}$  - предел

Само частотное деление генерируется самим. Ит.о., внешний Prescaler и пар. бит сам частотное деление  $F_{\text{sys}}$  можно заменить уменьшением бит обратной связью таймера.



```

ORG $200
GOTO Main
ORG $203
GOTO LED-STATUS
Constant c-led-sta = $0x80

```

Main: CLRF PORTB

CLRF TMR0

BSF STATUS, RP0

MOVlw \$20

MOVWF TRISB

; настройка модуляра

```

BCF OPTION_REG, 5 ; button  $\frac{F_{sys}}{4}$ 
BCF OPTION_REG, 3 ; выгруженные Prescaler
BCF OPTION_REG, 2
BCF OPTION_REG, 1 } R=2  $\frac{F_{sys}}{8}$ 
BCF OPTION_REG, 0

```

BCF STATUS, RP0

CLRF INTCON

MOVlw XXX

MOVWF TMRO

BSF INTCON, TOIE

BSF INTCON, CIE ; идем в цикл обработки событий: repeat.TMRO

|||||||

Справочник:

LED-STATUS:

MOVlw c-led-sta

XORWF PORTB, 1

MOVlw XXX?

MOVWF TMRO

BCF INTCON, TOIE

BSF INTCON, CIE

RETURN


End

$$F_{sys} = 1 \text{ kHz}$$

$$F_L = 1 \text{ Hz}$$

$$XXX - ? = 256 - 128 = 131$$

Обработка двух событий.



Основной опрос:

```

INTH: BTFSC INTCON, INTF
      CALL BUTTON
      BTFSC INTCON, T0IF
      CALL LED
      RETFIE

```

Если 2 сд. произошли одн-ко (насвиста фонаря и нажатия модуляра), то первый опрос события на фонарь, второй на модуль.

BUTTON:

MOVlw \$0x1

XOR V-but-sta, 1

BCF INTCON, INTF ; сброс старого сигнала

RETURN

LED:

BTFSS V-but-sta, 0

GOTO EXITL

MOVlw c-led-sta

XORWF PORTB, 1

MOVlw \$200 ; нажатие, яркость

MOVWF TMRO


BCF INTCON, T0IF; сброс старого

EXIT-L:

RETURN

Упр-ние инт. числа интерфейсных линий для  
управления светодиодами

Пример упр-ния 2 светодиодами 1 и 2. линий



①

```
BSF STATUS, RP0
BCF TRISA, 1
BCF STATUS, RP0
BCF PORTA, 1      ; L1 горит, L2 не горит
```

②


```
BSF STATUS, RP0
BCF TRISA, 1
BCF STATUS, RP0
BSF PORTA, 1      ; L2 горит, L1 не горит
```

③

```
BSF STATUS, RP0
BSF TRISA, 1
BCF STATUS, RP0      ; оба горят, т.к. фикс-ки разрывы
```

④ RA1 как выход, на с-ти подавают 0-1-0-1... с такой  
частотой, чтобы они вынуждены переключаться (ограничива-  
ем длительность светодиодов; туман.  $\approx 5 \text{ ms}$ ).

Данная методика назв-ем подконтрольные большие з-диоды.  
Пример упр-ния 6 дисплеями с под. 3 инт. линий.



RA1 (out)  $\in \{\phi, 1\}$

RA2 (in)  $\in \{z\}$

RA1 0 1 z 1 0 0

RA2 1 z z 1 0 1

RA3 z 0 z 1 0 0

L1 + - - - +

L2 - - - - -

L3 - - - - +

L4 - - - - -

L5 - - - - -

L6 - + - - -

Побочное упр-ние не очень хорошо, т.к. ярко гореть  
не будут. Лучше упр-ть не академии и замедление, а тран-  
зисторными ключами электронными.


Такимо прост. светодиодов исп-ся семисегментные  
индикаторы (7 Segments LED). Отм. и.о. двойные (на 8 ин-  
тий для упр-ния) и двойно-дес. (на 4).

-ключи светодиодов  $\boxed{000 \dots 000}$


-светодиодные матрицы (пакеты)

	○	○	○	○	○	○	○
8	○	○	○	○	○	○	○
	○	○	○	○	○	○	○


7-сегментные индикаторы



Для упр-ния можно и дост-но 8 упр-щих линий.  
Они все могут иметь общий катод:



И.С. с общим анодом (сиг. или разрыв с землей тракт звук. изображения).




- двоично-стр. - имена разрядов из  $(I_4, I_3, I_2, I_1) \Rightarrow (B, B, \dots, C)$

$I_7$	A	B	C	E	F	G	
$I_1$	1	1	1	1	1	0	


$\phi\phi\phi\phi$  ( $\phi$ )

1111 - F(15)

Семисегментный индикатор



Многотиражные напр.-ки исп.-ких общий информационный тракт передачи символов, а адресация соиз-ся упр.-ких из общими анодами или катодами.




старт-кие упр.-кие:

- 1) Запис-кие sig символа в порт B  $S1 \rightarrow \text{PORTB}$
- 2) Томиворует 7SL1 нулем  $T1 \text{ on}$
- 3) Wait for latency, чтобы разгорелся
- 4) Отключение светения  $T1 \text{ off}$
- 5) Запис-кие sig S2  $\rightarrow \text{PORTB}$
- 6) Томиворует T2 on
- 7) Wait for latency
- 8) T2 off
- 9) Состо 1

Период повторения данных произ-ки г.б. машин, чтобы комплекс-мь эфект мерцания индикаторов. Можно упр-ть яркость светения общих индикаторов.

Чис-кие регистров сдвига для упр-ких индикаторов

Широко исп-ся регистры сдвига для преобраз-ких ячеек в прилад-ких.



Пример сдвигового регистра  
Philips Semicon. 74HC164

CLK	SHR8	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7
—	8	—	—	—	—	—	—	—	—
—	9	—	—	—	—	—	—	—	—
D	1 &	—	—	—	—	—	—	—	—
	—	—	—	—	—	—	—	—	—

CLK-синглшок.



R-reset (старт-кие)

D-current ex. данных  
 $< Q_0 - Q_7 >$  — началь. биты регистра

Суммирующие сдвиг. пер.: 8 бит. макс. предп.:

1)  $CLK = \phi$ ,  $R = '1'$ ,  $D = '0'$ ,  $Q = "xxxxxx"$

2)  $R = \phi$ ,  $Q = "00000000"$ ,  $R = '1'$

3)  $CLK = '1'$ ,  $Q = "00000000"$


4)  $D = '1'$ ,  $CLK = \phi$

5)  $CLK = '1'$  — occurs-ся захват зар-мых бита D с его записью в старший значащий разряд сдвиг. пер-ра (Q<sub>7</sub>)  
 $Q = '10000000'$ ,  $CLK = \phi$

6)  $CLK = '1'$ ,  $Q = '11000000'$ ,  $CLK = \phi$

для наимен. зар-мых Q<sub>0</sub>...Q<sub>7</sub> needed-но 8 сигналов синхр. CLK.

Пример погн. ч. упр-ния в светодиодах



Main: BSF PORTA,0 ; R='1'

BCF PORTA,1 ; CLK='0'

BCF PORTA,2 ; D='0'

BSF STATUS, RP0

CLRF TRISA } outputs  
BCF STATUS, RP0

Loop:

BCF PORTA,0 ; R='0'

BSF PORTA,0 ; R='1'

BSF PORTA,2 ; D='1'

BSF PORTA,1 ; CLK='1'

BCF PORTA,1 ; CLK='0'

L8 заряж-ся

CALL Wait

BCF PORTA,2 ; D='0'

MOVWF VLP

; VLP = 7

L0: BSF PORTA,1 ; CLK = '1'

BCF PORTA,1 ; CLK='0'

CALL Wait

BECSFZ VLP


GOTO L0

GOTO Loop

Безусловн. цикл

Паралл. зар-мых — пресбр. паралл. полеrega б. послед-ний.

Пример:



Сдвиг и. occurs-ся loop-беск. программа CLK надо при пом. упр-мого сигнала CE (Clock Enable). PL — current паралл. зар-мых упр-мых:


1)  $PL = '1'$ ,  $CE = '1'$   
 $D = 100\ 111\ 00$

2) repeat зар-мых PL б. пер-свр. Q<sub>7</sub> и  $\bar{Q}_7$  макс-ки в каск. x.com. PL = '0' — пер-свр. старш.  $PL = '1'$  — зар-мых PL зар-мых в пер-р.  $Q_7 = MSB(D7) = '1'$  (y Mac)

3)  $CE = \phi$   $\Rightarrow CE = '1'$  — сдвиг (загруж. программ  $CE = \phi$ )

4) после сдвига  $Q_7 = [MSB-1] = \phi$ . Надо с-ко с-вр. сигнала CE для засв. 8-ми D (MSB загружено без сдвига).

Пример исп-мых:




Несложно соотнести управление промежуточным регистром MC, с-акт выдает отображение блокировкой кода переключателя SW1 на #SLED.

Этапы:


- 1) Инициализация сдвиг-регистра путем установки з/к. SW1
- 2) Поступление сигнала разрешения через переключатель RB2 в каскад передачи
- 3) Отправка переключателя на #SLED.

Матричные плавающие  
матрический набор клавиш



При нажатии замыкаются линии на пересечении (состоит из 9 контактов).

Система подпитывания:



Прерывание по нажатию кода на RB4 - RB7

**RB1 RB2 RB3**

Две ноги для кнопки будем использовать симметричный код.

C0	C1	C2	R0	R1	R2	R3
0	0	1	0	0	0	0
0	1	0	0	0	0	0
1	0	0	1	0	0	0

- скан-код кнопки "11"

Учебные задания - нажатие и удерживание однократно 1 кнопки

one-hot  $\begin{bmatrix} 00 \dots 01 \\ 00 \dots 10 \\ 10 \dots 00 \end{bmatrix}$

Несложно выделить кнопку "11" (C0; R0).

0 10 0001 = "0"

для этого программируем макроподпрограмму:

- 1) инициализируем генератор импульсов one-hot на RB4-RB7
- 2) после нажатия между собой one-hot на RB4-RB7 считываем RB4-RB7# (или же используя обработку прерывания по нажатию RB4-RB7 - лучший вариант)
- 3) организуем зону RB4-RB7 состоящую из двух кнопок (если по технологии g.б. рабочий), иначе символа приводится - напр., 2 кнопки сразу.

Скан-коды и т.д. устанавливаются путем перекодирования (напр., комбинации разрешений (00, 01, 10 и 00, 01, 10, 11)).

Несложно увидеть:

- 1) ограничение по нажатию
- 2) макс. время нажатия кнопки (расмотрим частоту генерации one-hot).

лучше использовать прерывание по RB4-RB7 для избежания конфликтов одновременного нажатия.

Несложно увидеть симметричное нажатие.

Типичная схема подключения LCD

Баудито цифровое LCD класса:

- 1) как-то отображаются символы и строки (общий сегмент 8го и более символов в 1 или 2 строках)


Системные устройства, для их управления используют конкретные, fix-ways & LCD-модули.

LCD 8 lines

LM016M (Hitachi HD44780)


2 строки по 16 символов. 1 символ - матрица 8x5.

Изображение заменяет эти-то матрицы.




RB1 - RS RB2 - RW RB3 - E RB4 - RB7 - D11 - D14

V<sub>ss</sub> - GND V<sub>dd</sub> - Power V<sub>ee</sub> - back light RS - Register Select



Comp-pa LCD Controller



DDRAM - Display Data RAM

CCROM - Character Generator ROM

RS = 0  $\Rightarrow$  генератор - нога синхронизации

RS = 1  $\Rightarrow$  генератор - нога инструкции

История называвшая синхронизацию синхронизацией Address Counter. Это звучит абсурдно и неправильно при назывании ноги генератора нога синхронизации.

Несколько изменилось Address Counter напротив.

СЕРОМ где позиционные символы - это превыше, падают.

Символ курсора - это строка где упоминают синхронизацию (функции нечетные, единицы, параллельные).

Флаговая линия контроллеров синхронизации (загрузка памяти)  $\Rightarrow$  москве же называется Busy Flag.

Компьютера памяти:

- 1) память компонентов (одинаковые между всеми, bus/bus).
- 2) память перегары памяти (две DRAM и две CRAM).
- 3) История памяти перегары инструкций

$\Delta_{\min} = 40 \mu s$        $\Delta_{\max} = 4 ms$   
минимум      максимум

Эти значения являются нормальными условиями при выполнении задачи. Указанные условия являются исключительными и могут быть нарушены в зависимости от типа памяти.

Delay - 1ms

Delay - 2ms

Delay - 4ms

Delay - 40us

#define bank\$

bcl STATUS,RP0

#define bankY

bsf STATUS,RP0

RS equ 1

RW equ 2

EN equ 3

LCD\_BUF equ 0x11

LCD\_TMP equ 0x12

; LCD instructions

constant LCD\_CD = 0x01 ; clear display 1ms

constant LCD\_CH = 0x02 ; cursor home 1ms

constant LCD\_ON = 0x0C ; LCD on 40us

constant LCD\_OFF = 0x08 ; display off 40us

constant LCD\_CN = 0x0E ; cursor on 40us

constant LCD\_CB = 0x09 ; cursor blink 40us

constant LCD\_DL = 0x28 ; LCD has 2 lines 40us

constant LCD\_4B = 0x20 ; 4-bit interface 40 us

constant LCD\_L1 = 0x80 ; select 1 line ---

constant LCD\_L2 = 0xC0 ; select 2 line ---

RS	D5	D4	E	=0	RS	RB7
D7	D6	D5	D4	E	=0	RS

; W - one-paging (narrow).

LCD\_cmd

clr<sub>f</sub> LCD\_buf

movlw LCD\_tmp

andlw b'11110000'

iorwf LCD\_buf, f

; inclusive OR (represents OR)

call LCD\_WR

swapf LCD\_tmp, f

andlw b'11110000'

iorwf LCD\_buf, f

call LCD\_WR

return

; LCD\_WR - nepređeđem garantije už W, neprimenjive u navedenim E<sup>Tmsg.D.</sup>

LCD\_WR:

clr<sub>f</sub> PORTB

movwf PORTB

call Delay\_1ms ; redosledno gura RS na koju će se poslati komandu na ekran

bsf PORTB, EN

call Delay\_1ms

bcf PORTB, EN

return

; gura g - za mo sećem da RS = 1

LCD\_dat

bsf LCD\_buf, RS

...

LCD\_init:

bank1

clr<sub>f</sub> TRISB

bank0

clr<sub>f</sub> PORTB

call Delay\_4ms; ] LCD PowerUp!

movlw LCD\_4B

} cmd

call Delay\_40us

movlw LCD\_ON

call LCD\_cmd

call Delay\_40us

movlw LCD\_DL

call LCD\_cmd

call Delay\_40us

org 0x10

Main:

call LCD\_init

movlw 0x41

call LCD\_dat

call Delay\_40us

macro

movlw 0x61

call LCD\_dat

call Delay\_40us

LCD macro Ldata

movlw Ldata

call LCD\_dat

call Delay\_40us

endm

LCDC macro Lcmd

movlw Lcmd

call LCD\_cmd

call Delay\_40us

endm

LCDC 0x040 ; CGRAM

LCDD b'100001'

LCDD 0x00

LCDD 0x00

LCDD 0x0000


LCDD 0x0009

2kcm-c8 komponenta cuvenih


2kcm-c8:

-trap-mode

-recleg-mode




- односторонние (одноканал.) - последовательный
- двухсторонние (помощнический)




некл. непрерыв. рабочих

- синхронные
- асинхронные



- синхр.



управ-ся 80 - рабочей  
1 - свободной


итак, управ-ся 80 - рабочей  
1 - свободной

то есть обменение 2 цифровых языка в баг-ром:


- Master - языко-во багуяще (яз-ен)
- Slave - багуяще (яз-са)

Бага регистраций:

- Multi Master умн-тс




83 item - это же различные разн-ром баги непрерыв. г-ре:  
- агур со звуками (Multi-prop)



возможность широковещ.  
репетиции от мастера;  
изменение мастера от  
кого скажем

- Multi-point



I<sup>2</sup>C 1-Wire SPI Microware JTAG