 -- Copyright (C) 1991-2009 Altera Corporation
 -- Your use of Altera Corporation's design tools, logic functions 
 -- and other software and tools, and its AMPP partner logic 
 -- functions, and any output files from any of the foregoing 
 -- (including device programming or simulation files), and any 
 -- associated documentation or information are expressly subject 
 -- to the terms and conditions of the Altera Program License 
 -- Subscription Agreement, Altera MegaCore Function License 
 -- Agreement, or other applicable license agreement, including, 
 -- without limitation, that your use is for the sole purpose of 
 -- programming logic devices manufactured by Altera and sold by 
 -- Altera or its authorized distributors.  Please refer to the 
 -- applicable agreement for further details.
 -- 
 -- This is a Quartus II output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus II input file. This file cannot be used
 -- to make Quartus II pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus II help.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- NC            : No Connect. This pin has no internal connection to the device.
 -- DNU           : Do Not Use. This pin MUST NOT be connected.
 -- VCCINT        : Dedicated power pin, which MUST be connected to VCC  (1.5V).
 -- VCCIO         : Dedicated power pin, which MUST be connected to VCC
 --                 of its bank.
 --					Bank 1:		3.3V
 --					Bank 2:		3.3V
 --					Bank 3:		3.3V
 --					Bank 4:		3.3V
 -- GND           : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
 --					It can also be used to report unused dedicated pins. The connection
 --					on the board for unused dedicated pins depends on whether this will
 --					be used in a future design. One example is device migration. When
 --					using device migration, refer to the device pin-tables. If it is a
 --					GND pin in the pin table or if it will not be used in a future design
 --					for another purpose the it MUST be connected to GND. If it is an unused
 --					dedicated pin, then it can be connected to a valid signal on the board
 --					(low, high, or toggling) if that signal is required for a different
 --					revision of the design.
 -- GND+          : Unused input pin. It can also be used to report unused dual-purpose pins.
 --					This pin should be connected to GND. It may also be connected  to a
 --					valid signal  on the board  (low, high, or toggling)  if that signal
 --					is required for a different revision of the design.
 -- GND*          : Unused  I/O  pin.   For transceiver I/O banks (Bank 13, 14, 15, 16 and 17),
 --           	    connect each pin marked GND* either individually through a 10k Ohm resistor
 --           	    to GND or tie all pins together and connect through a single 10k Ohm resistor
 --           	    to GND.
 --           	    For non-transceiver I/O banks, connect each pin marked GND* directly to GND
 --           	    or leave it unconnected.
 -- RESERVED      : Unused I/O pin, which MUST be left unconnected.
 -- RESERVED_INPUT    : Pin is tri-stated and should be connected to the board.
 -- RESERVED_INPUT_WITH_WEAK_PULLUP    : Pin is tri-stated with internal weak pull-up resistor.
 -- RESERVED_INPUT_WITH_BUS_HOLD       : Pin is tri-stated with bus-hold circuitry.
 -- RESERVED_OUTPUT_DRIVEN_HIGH        : Pin is output driven high.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- Pin directions (input, output or bidir) are based on device operating in user mode.
 ---------------------------------------------------------------------------------

Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition
CHIP  "CPU"  ASSIGNED TO AN: EP1C20F400C8

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
GND                          : A1        : gnd    :                   :         :           :                
VCCINT                       : A2        : power  :                   : 1.5V    :           :                
GND                          : A3        : gnd    :                   :         :           :                
ADDR_CACHE[9]                : A4        : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : A5        : power  :                   : 3.3V    : 2         :                
ADDR[4]                      : A6        : output : 3.3-V LVTTL       :         : 2         : N              
IP[11]                       : A7        : output : 3.3-V LVTTL       :         : 2         : N              
CLOCK_CACHE                  : A8        : output : 3.3-V LVTTL       :         : 2         : N              
D5[2]                        : A9        : output : 3.3-V LVTTL       :         : 2         : N              
T0[0]                        : A10       : output : 3.3-V LVTTL       :         : 2         : N              
COUNTER_DECODE[0]            : A11       : output : 3.3-V LVTTL       :         : 2         : N              
COUNTER_DECODE[3]            : A12       : output : 3.3-V LVTTL       :         : 2         : N              
DATA_REG_GLOB_OUT[2]         : A13       : output : 3.3-V LVTTL       :         : 2         : N              
IN_CACHE[1]                  : A14       : output : 3.3-V LVTTL       :         : 2         : N              
CX[0]                        : A15       : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : A16       : power  :                   : 3.3V    : 2         :                
ADDR[2]                      : A17       : output : 3.3-V LVTTL       :         : 2         : N              
GND                          : A18       : gnd    :                   :         :           :                
VCCINT                       : A19       : power  :                   : 1.5V    :           :                
GND                          : A20       : gnd    :                   :         :           :                
VCCINT                       : B1        : power  :                   : 1.5V    :           :                
GND                          : B2        : gnd    :                   :         :           :                
ADDR_MEM_OUT[6]              : B3        : output : 3.3-V LVTTL       :         : 2         : N              
CACHE_TAG_OUT[4]             : B4        : output : 3.3-V LVTTL       :         : 2         : N              
CACHE_MISS_OUT               : B5        : output : 3.3-V LVTTL       :         : 2         : N              
T0[1]                        : B6        : output : 3.3-V LVTTL       :         : 2         : N              
T3[6]                        : B7        : output : 3.3-V LVTTL       :         : 2         : N              
AR[3]                        : B8        : output : 3.3-V LVTTL       :         : 2         : N              
T0[2]                        : B9        : output : 3.3-V LVTTL       :         : 2         : N              
D1[0]                        : B10       : output : 3.3-V LVTTL       :         : 2         : N              
D5[1]                        : B11       : output : 3.3-V LVTTL       :         : 2         : N              
SELECT_REG_GLOB_OUT[3]       : B12       : output : 3.3-V LVTTL       :         : 2         : N              
WRITE_ON_GLOB_OUT            : B13       : output : 3.3-V LVTTL       :         : 2         : N              
DR[0]                        : B14       : output : 3.3-V LVTTL       :         : 2         : N              
D0[4]                        : B15       : output : 3.3-V LVTTL       :         : 2         : N              
D0[5]                        : B16       : output : 3.3-V LVTTL       :         : 2         : N              
ADDR_MEM_OUT[2]              : B17       : output : 3.3-V LVTTL       :         : 2         : N              
DX[5]                        : B18       : output : 3.3-V LVTTL       :         : 2         : N              
GND                          : B19       : gnd    :                   :         :           :                
VCCINT                       : B20       : power  :                   : 1.5V    :           :                
GND                          : C1        : gnd    :                   :         :           :                
CACHE_DATA_OUT[6]            : C2        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR_CACHE[5]                : C3        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR[6]                      : C4        : output : 3.3-V LVTTL       :         : 2         : N              
CACHE_TAG_OUT[3]             : C5        : output : 3.3-V LVTTL       :         : 2         : N              
T0[6]                        : C6        : output : 3.3-V LVTTL       :         : 2         : N              
MISS_FIX                     : C7        : output : 3.3-V LVTTL       :         : 2         : N              
D1[4]                        : C8        : output : 3.3-V LVTTL       :         : 2         : N              
D1[1]                        : C9        : output : 3.3-V LVTTL       :         : 2         : N              
D2[4]                        : C10       : output : 3.3-V LVTTL       :         : 2         : N              
IN_CACHE[5]                  : C11       : output : 3.3-V LVTTL       :         : 2         : N              
IR[3]                        : C12       : output : 3.3-V LVTTL       :         : 2         : N              
DATA_REG_GLOB_OUT[6]         : C13       : output : 3.3-V LVTTL       :         : 2         : N              
DATA_REG_GLOB_OUT[0]         : C14       : output : 3.3-V LVTTL       :         : 2         : N              
DX[3]                        : C15       : output : 3.3-V LVTTL       :         : 2         : N              
SELECT_REG_GLOB_OUT[4]       : C16       : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : C17       :        :                   :         : 2         :                
D7[5]                        : C18       : output : 3.3-V LVTTL       :         : 3         : N              
CX[4]                        : C19       : output : 3.3-V LVTTL       :         : 3         : N              
GND                          : C20       : gnd    :                   :         :           :                
D6[7]                        : D1        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR[0]                      : D2        : output : 3.3-V LVTTL       :         : 1         : N              
D5[6]                        : D3        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR_MEM_OUT[0]              : D4        : output : 3.3-V LVTTL       :         : 1         : N              
CLOCK_COUNT_DEC              : D5        : output : 3.3-V LVTTL       :         : 2         : N              
ADDR_CACHE[8]                : D6        : output : 3.3-V LVTTL       :         : 2         : N              
ROM_MEM_OUT                  : D7        : output : 3.3-V LVTTL       :         : 2         : N              
COUNTER_DECODE[1]            : D8        : output : 3.3-V LVTTL       :         : 2         : N              
D3[2]                        : D9        : output : 3.3-V LVTTL       :         : 2         : N              
D5[4]                        : D10       : output : 3.3-V LVTTL       :         : 2         : N              
IP[2]                        : D11       : output : 3.3-V LVTTL       :         : 2         : N              
IR[1]                        : D12       : output : 3.3-V LVTTL       :         : 2         : N              
DATA_REG_GLOB_OUT[7]         : D13       : output : 3.3-V LVTTL       :         : 2         : N              
DR[4]                        : D14       : output : 3.3-V LVTTL       :         : 2         : N              
DX[0]                        : D15       : output : 3.3-V LVTTL       :         : 2         : N              
D4[4]                        : D16       : output : 3.3-V LVTTL       :         : 2         : N              
DX[6]                        : D17       : output : 3.3-V LVTTL       :         : 3         : N              
DX[7]                        : D18       : output : 3.3-V LVTTL       :         : 3         : N              
SELECT_REG_GLOB_OUT[2]       : D19       : output : 3.3-V LVTTL       :         : 3         : N              
AX[3]                        : D20       : output : 3.3-V LVTTL       :         : 3         : N              
VCCIO1                       : E1        : power  :                   : 3.3V    : 1         :                
ADDR_CACHE[2]                : E2        : output : 3.3-V LVTTL       :         : 1         : N              
C_CLOCK                      : E3        : output : 3.3-V LVTTL       :         : 1         : N              
CACHE_TAG_OUT[5]             : E4        : output : 3.3-V LVTTL       :         : 1         : N              
D1[7]                        : E5        : output : 3.3-V LVTTL       :         : 1         : N              
T2[0]                        : E6        : output : 3.3-V LVTTL       :         : 2         : N              
T0[3]                        : E7        : output : 3.3-V LVTTL       :         : 2         : N              
COUNTER[5]                   : E8        : output : 3.3-V LVTTL       :         : 2         : N              
T3[4]                        : E9        : output : 3.3-V LVTTL       :         : 2         : N              
T3[3]                        : E10       : output : 3.3-V LVTTL       :         : 2         : N              
EN_OUT_REG                   : E11       : output : 3.3-V LVTTL       :         : 2         : N              
DATA_REG_GLOB_OUT[4]         : E12       : output : 3.3-V LVTTL       :         : 2         : N              
IN_CACHE[3]                  : E13       : output : 3.3-V LVTTL       :         : 2         : N              
CX[3]                        : E14       : output : 3.3-V LVTTL       :         : 2         : N              
AX[6]                        : E15       : output : 3.3-V LVTTL       :         : 2         : N              
BX[2]                        : E16       : output : 3.3-V LVTTL       :         : 2         : N              
D0[0]                        : E17       : output : 3.3-V LVTTL       :         : 3         : N              
DX[2]                        : E18       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE_DATA_OUT[0]            : E19       : output : 3.3-V LVTTL       :         : 3         : N              
VCCIO3                       : E20       : power  :                   : 3.3V    : 3         :                
TAG_FIX[6]                   : F1        : output : 3.3-V LVTTL       :         : 1         : N              
AX[4]                        : F2        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR_CACHE[4]                : F3        : output : 3.3-V LVTTL       :         : 1         : N              
TAG_FIX[5]                   : F4        : output : 3.3-V LVTTL       :         : 1         : N              
T2[1]                        : F5        : output : 3.3-V LVTTL       :         : 1         : N              
BX[7]                        : F6        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR_MEM_OUT[4]              : F7        : output : 3.3-V LVTTL       :         : 2         : N              
COUNTER[2]                   : F8        : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : F9        : power  :                   : 3.3V    : 2         :                
D1[2]                        : F10       : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : F11       : power  :                   : 3.3V    : 2         :                
DATA_REG_GLOB_OUT[1]         : F12       : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : F13       : power  :                   : 3.3V    : 2         :                
DR[2]                        : F14       : output : 3.3-V LVTTL       :         : 2         : N              
BX[6]                        : F15       : output : 3.3-V LVTTL       :         : 3         : N              
ADDR_MEM_OUT[3]              : F16       : output : 3.3-V LVTTL       :         : 3         : N              
AX[7]                        : F17       : output : 3.3-V LVTTL       :         : 3         : N              
AX[2]                        : F18       : output : 3.3-V LVTTL       :         : 3         : N              
ADDR[3]                      : F19       : output : 3.3-V LVTTL       :         : 3         : N              
BX[3]                        : F20       : output : 3.3-V LVTTL       :         : 3         : N              
IN_CACHE[7]                  : G1        : output : 3.3-V LVTTL       :         : 1         : N              
IN_CACHE[0]                  : G2        : output : 3.3-V LVTTL       :         : 1         : N              
COUNTER[6]                   : G3        : output : 3.3-V LVTTL       :         : 1         : N              
D4[5]                        : G4        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR_CACHE[7]                : G5        : output : 3.3-V LVTTL       :         : 1         : N              
CACHE_DATA_OUT[5]            : G6        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR[10]                     : G7        : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : G8        : gnd    :                   :         :           :                
GND                          : G9        : gnd    :                   :         :           :                
GND                          : G10       : gnd    :                   :         :           :                
GND                          : G11       : gnd    :                   :         :           :                
GND                          : G12       : gnd    :                   :         :           :                
GND                          : G13       : gnd    :                   :         :           :                
BX[4]                        : G14       : output : 3.3-V LVTTL       :         : 3         : N              
D7[7]                        : G15       : output : 3.3-V LVTTL       :         : 3         : N              
AX[1]                        : G16       : output : 3.3-V LVTTL       :         : 3         : N              
BX[1]                        : G17       : output : 3.3-V LVTTL       :         : 3         : N              
BX[0]                        : G18       : output : 3.3-V LVTTL       :         : 3         : N              
D4[6]                        : G19       : output : 3.3-V LVTTL       :         : 3         : N              
DX[4]                        : G20       : output : 3.3-V LVTTL       :         : 3         : N              
ADDR[8]                      : H1        : output : 3.3-V LVTTL       :         : 1         : N              
T2[2]                        : H2        : output : 3.3-V LVTTL       :         : 1         : N              
D2[7]                        : H3        : output : 3.3-V LVTTL       :         : 1         : N              
CLOCK_MEM_OUT                : H4        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR[11]                     : H5        : output : 3.3-V LVTTL       :         : 1         : N              
COUNTER[1]                   : H6        : output : 3.3-V LVTTL       :         : 1         : N              
DELAY_ITERATION              : H7        : output : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : H8        : power  :                   : 3.3V    : 1         :                
GND                          : H9        : gnd    :                   :         :           :                
VCCINT                       : H10       : power  :                   : 1.5V    :           :                
GND                          : H11       : gnd    :                   :         :           :                
VCCINT                       : H12       : power  :                   : 1.5V    :           :                
VCCIO3                       : H13       : power  :                   : 3.3V    : 3         :                
CX[6]                        : H14       : output : 3.3-V LVTTL       :         : 3         : N              
BX[5]                        : H15       : output : 3.3-V LVTTL       :         : 3         : N              
CX[7]                        : H16       : output : 3.3-V LVTTL       :         : 3         : N              
D1[6]                        : H17       : output : 3.3-V LVTTL       :         : 3         : N              
D5[0]                        : H18       : output : 3.3-V LVTTL       :         : 3         : N              
DX[1]                        : H19       : output : 3.3-V LVTTL       :         : 3         : N              
T2[4]                        : H20       : output : 3.3-V LVTTL       :         : 3         : N              
IN_CACHE[2]                  : J1        : output : 3.3-V LVTTL       :         : 1         : N              
D6[1]                        : J2        : output : 3.3-V LVTTL       :         : 1         : N              
COUNTER[3]                   : J3        : output : 3.3-V LVTTL       :         : 1         : N              
COUNTER[4]                   : J4        : output : 3.3-V LVTTL       :         : 1         : N              
qq[1]                        : J5        : output : 3.3-V LVTTL       :         : 1         : N              
qq[0]                        : J6        : output : 3.3-V LVTTL       :         : 1         : N              
COUNTER[0]                   : J7        : output : 3.3-V LVTTL       :         : 1         : N              
CLOCK_FLAG                   : J8        : output : 3.3-V LVTTL       :         : 1         : N              
VCCINT                       : J9        : power  :                   : 1.5V    :           :                
GND                          : J10       : gnd    :                   :         :           :                
VCCINT                       : J11       : power  :                   : 1.5V    :           :                
GND                          : J12       : gnd    :                   :         :           :                
CX[2]                        : J13       : output : 3.3-V LVTTL       :         : 3         : N              
AX[5]                        : J14       : output : 3.3-V LVTTL       :         : 3         : N              
D4[1]                        : J15       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE_DATA_OUT[4]            : J16       : output : 3.3-V LVTTL       :         : 3         : N              
EN_OUT_MEM                   : J17       : output : 3.3-V LVTTL       :         : 3         : N              
CX[1]                        : J18       : output : 3.3-V LVTTL       :         : 3         : N              
D6[5]                        : J19       : output : 3.3-V LVTTL       :         : 3         : N              
CX[5]                        : J20       : output : 3.3-V LVTTL       :         : 3         : N              
nCONFIG                      : K1        :        :                   :         : 1         :                
~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : K2        : input  : 3.3-V LVTTL       :         : 1         : N              
DATA0                        : K3        : input  :                   :         : 1         :                
VCCA_PLL1                    : K4        : power  :                   : 1.5V    :           :                
GND+                         : K5        :        :                   :         : 1         :                
GND+                         : K6        :        :                   :         : 1         :                
GNDA_PLL1                    : K7        : gnd    :                   :         :           :                
VCCIO1                       : K8        : power  :                   : 3.3V    : 1         :                
GND                          : K9        : gnd    :                   :         :           :                
VCCINT                       : K10       : power  :                   : 1.5V    :           :                
GND                          : K11       : gnd    :                   :         :           :                
VCCINT                       : K12       : power  :                   : 1.5V    :           :                
VCCIO3                       : K13       : power  :                   : 3.3V    : 3         :                
GND+                         : K14       :        :                   :         : 3         :                
SELECT_REG_GLOB_OUT[1]       : K15       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE_DATA_OUT[3]            : K16       : output : 3.3-V LVTTL       :         : 3         : N              
VCCA_PLL2                    : K17       : power  :                   : 1.5V    :           :                
TDI                          : K18       : input  :                   :         : 3         :                
D0[1]                        : K19       : output : 3.3-V LVTTL       :         : 3         : N              
GNDA_PLL2                    : K20       : gnd    :                   :         :           :                
MSEL0                        : L1        :        :                   :         : 1         :                
nCEO                         : L2        :        :                   :         : 1         :                
DCLK                         : L3        : bidir  :                   :         : 1         :                
~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : L4        : input  : 3.3-V LVTTL       :         : 1         : N              
nCE                          : L5        :        :                   :         : 1         :                
MSEL1                        : L6        :        :                   :         : 1         :                
GNDG_PLL1                    : L7        : gnd    :                   :         :           :                
ADDR_CACHE[0]                : L8        : output : 3.3-V LVTTL       :         : 1         : N              
VCCINT                       : L9        : power  :                   : 1.5V    :           :                
GND                          : L10       : gnd    :                   :         :           :                
VCCINT                       : L11       : power  :                   : 1.5V    :           :                
GND                          : L12       : gnd    :                   :         :           :                
D0[3]                        : L13       : output : 3.3-V LVTTL       :         : 3         : N              
GND+                         : L14       :        :                   :         : 3         :                
GNDG_PLL2                    : L15       : gnd    :                   :         :           :                
TMS                          : L16       : input  :                   :         : 3         :                
nSTATUS                      : L17       :        :                   :         : 3         :                
CONF_DONE                    : L18       :        :                   :         : 3         :                
TCK                          : L19       : input  :                   :         : 3         :                
TDO                          : L20       : output :                   :         : 3         :                
T3[0]                        : M1        : output : 3.3-V LVTTL       :         : 1         : N              
T1[0]                        : M2        : output : 3.3-V LVTTL       :         : 1         : N              
T3[2]                        : M3        : output : 3.3-V LVTTL       :         : 1         : N              
D2[1]                        : M4        : output : 3.3-V LVTTL       :         : 1         : N              
COUNTER_CLOCK                : M5        : output : 3.3-V LVTTL       :         : 1         : N              
D3[3]                        : M6        : output : 3.3-V LVTTL       :         : 1         : N              
T1[1]                        : M7        : output : 3.3-V LVTTL       :         : 1         : N              
CLOCK                        : M8        : input  : 3.3-V LVTTL       :         : 1         : N              
GND                          : M9        : gnd    :                   :         :           :                
VCCINT                       : M10       : power  :                   : 1.5V    :           :                
GND                          : M11       : gnd    :                   :         :           :                
VCCINT                       : M12       : power  :                   : 1.5V    :           :                
T1[3]                        : M13       : output : 3.3-V LVTTL       :         : 3         : N              
D6[6]                        : M14       : output : 3.3-V LVTTL       :         : 3         : N              
T0[5]                        : M15       : output : 3.3-V LVTTL       :         : 3         : N              
FLAGS[2]                     : M16       : output : 3.3-V LVTTL       :         : 3         : N              
DR[1]                        : M17       : output : 3.3-V LVTTL       :         : 3         : N              
DR[7]                        : M18       : output : 3.3-V LVTTL       :         : 3         : N              
D2[3]                        : M19       : output : 3.3-V LVTTL       :         : 3         : N              
DR[6]                        : M20       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE_TAG_OUT[1]             : N1        : output : 3.3-V LVTTL       :         : 1         : N              
IP[6]                        : N2        : output : 3.3-V LVTTL       :         : 1         : N              
D3[5]                        : N3        : output : 3.3-V LVTTL       :         : 1         : N              
IP[9]                        : N4        : output : 3.3-V LVTTL       :         : 1         : N              
D7[1]                        : N5        : output : 3.3-V LVTTL       :         : 1         : N              
ACLR_COUNTER_OUT             : N6        : output : 3.3-V LVTTL       :         : 1         : N              
T2[3]                        : N7        : output : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : N8        : power  :                   : 3.3V    : 1         :                
VCCINT                       : N9        : power  :                   : 1.5V    :           :                
GND                          : N10       : gnd    :                   :         :           :                
VCCINT                       : N11       : power  :                   : 1.5V    :           :                
GND                          : N12       : gnd    :                   :         :           :                
VCCIO3                       : N13       : power  :                   : 3.3V    : 3         :                
T0[4]                        : N14       : output : 3.3-V LVTTL       :         : 3         : N              
AR[1]                        : N15       : output : 3.3-V LVTTL       :         : 3         : N              
AR[4]                        : N16       : output : 3.3-V LVTTL       :         : 3         : N              
D3[6]                        : N17       : output : 3.3-V LVTTL       :         : 3         : N              
D0[7]                        : N18       : output : 3.3-V LVTTL       :         : 3         : N              
FLAGS[3]                     : N19       : output : 3.3-V LVTTL       :         : 3         : N              
IN_CACHE[6]                  : N20       : output : 3.3-V LVTTL       :         : 3         : N              
D6[0]                        : P1        : output : 3.3-V LVTTL       :         : 1         : N              
T2[6]                        : P2        : output : 3.3-V LVTTL       :         : 1         : N              
STOP_OUT                     : P3        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR_CACHE[3]                : P4        : output : 3.3-V LVTTL       :         : 1         : N              
COUNTER[7]                   : P5        : output : 3.3-V LVTTL       :         : 1         : N              
D3[4]                        : P6        : output : 3.3-V LVTTL       :         : 1         : N              
TAG_FIX[0]                   : P7        : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : P8        : gnd    :                   :         :           :                
GND                          : P9        : gnd    :                   :         :           :                
GND                          : P10       : gnd    :                   :         :           :                
GND                          : P11       : gnd    :                   :         :           :                
GND                          : P12       : gnd    :                   :         :           :                
GND                          : P13       : gnd    :                   :         :           :                
D7[4]                        : P14       : output : 3.3-V LVTTL       :         : 3         : N              
D2[0]                        : P15       : output : 3.3-V LVTTL       :         : 3         : N              
D7[3]                        : P16       : output : 3.3-V LVTTL       :         : 3         : N              
D6[4]                        : P17       : output : 3.3-V LVTTL       :         : 3         : N              
D4[0]                        : P18       : output : 3.3-V LVTTL       :         : 3         : N              
FLAGS[0]                     : P19       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE_DATA_OUT[2]            : P20       : output : 3.3-V LVTTL       :         : 3         : N              
TAG_FIX[4]                   : R1        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR_CACHE[6]                : R2        : output : 3.3-V LVTTL       :         : 1         : N              
D3[0]                        : R3        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR[7]                      : R4        : output : 3.3-V LVTTL       :         : 1         : N              
D3[7]                        : R5        : output : 3.3-V LVTTL       :         : 1         : N              
D5[3]                        : R6        : output : 3.3-V LVTTL       :         : 1         : N              
CACHE_TAG_OUT[6]             : R7        : output : 3.3-V LVTTL       :         : 4         : N              
VCCIO4                       : R8        : power  :                   : 3.3V    : 4         :                
D7[2]                        : R9        : output : 3.3-V LVTTL       :         : 4         : N              
VCCIO4                       : R10       : power  :                   : 3.3V    : 4         :                
DATA[5]                      : R11       : output : 3.3-V LVTTL       :         : 4         : N              
VCCIO4                       : R12       : power  :                   : 3.3V    : 4         :                
AR[0]                        : R13       : output : 3.3-V LVTTL       :         : 4         : N              
IP[5]                        : R14       : output : 3.3-V LVTTL       :         : 4         : N              
D4[7]                        : R15       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE-RAM_DATA_BUS[2]        : R16       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE-RAM_DATA_BUS[4]        : R17       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE-RAM_DATA_BUS[5]        : R18       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE-RAM_DATA_BUS[7]        : R19       : output : 3.3-V LVTTL       :         : 3         : N              
D4[2]                        : R20       : output : 3.3-V LVTTL       :         : 3         : N              
VCCIO1                       : T1        : power  :                   : 3.3V    : 1         :                
C[1]                         : T2        : output : 3.3-V LVTTL       :         : 1         : N              
D2[6]                        : T3        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR_MEM_OUT[7]              : T4        : output : 3.3-V LVTTL       :         : 1         : N              
CACHE_DATA_OUT[1]            : T5        : output : 3.3-V LVTTL       :         : 4         : N              
D3[1]                        : T6        : output : 3.3-V LVTTL       :         : 4         : N              
D5[7]                        : T7        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR_CACHE[11]               : T8        : output : 3.3-V LVTTL       :         : 4         : N              
IN_CACHE[4]                  : T9        : output : 3.3-V LVTTL       :         : 4         : N              
T3[1]                        : T10       : output : 3.3-V LVTTL       :         : 4         : N              
AR[2]                        : T11       : output : 3.3-V LVTTL       :         : 4         : N              
DATA[2]                      : T12       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_REG_GLOB_OUT[5]         : T13       : output : 3.3-V LVTTL       :         : 4         : N              
WAY                          : T14       : output : 3.3-V LVTTL       :         : 4         : N              
D0[2]                        : T15       : output : 3.3-V LVTTL       :         : 4         : N              
D7[0]                        : T16       : output : 3.3-V LVTTL       :         : 4         : N              
CACHE-RAM_DATA_BUS[6]        : T17       : output : 3.3-V LVTTL       :         : 3         : N              
D5[5]                        : T18       : output : 3.3-V LVTTL       :         : 3         : N              
D6[2]                        : T19       : output : 3.3-V LVTTL       :         : 3         : N              
VCCIO3                       : T20       : power  :                   : 3.3V    : 3         :                
D1[5]                        : U1        : output : 3.3-V LVTTL       :         : 1         : N              
WRITE_CACHE                  : U2        : output : 3.3-V LVTTL       :         : 1         : N              
ACLR_COUNTER                 : U3        : output : 3.3-V LVTTL       :         : 1         : N              
D0[6]                        : U4        : output : 3.3-V LVTTL       :         : 1         : N              
TAG_FIX[1]                   : U5        : output : 3.3-V LVTTL       :         : 4         : N              
D7[6]                        : U6        : output : 3.3-V LVTTL       :         : 4         : N              
WRITE_ON_MEM_OUT             : U7        : output : 3.3-V LVTTL       :         : 4         : N              
T1[4]                        : U8        : output : 3.3-V LVTTL       :         : 4         : N              
IP[1]                        : U9        : output : 3.3-V LVTTL       :         : 4         : N              
DATA[4]                      : U10       : output : 3.3-V LVTTL       :         : 4         : N              
IP[7]                        : U11       : output : 3.3-V LVTTL       :         : 4         : N              
COUNTER_DECODE[2]            : U12       : output : 3.3-V LVTTL       :         : 4         : N              
C[3]                         : U13       : output : 3.3-V LVTTL       :         : 4         : N              
DR[3]                        : U14       : output : 3.3-V LVTTL       :         : 4         : N              
D6[3]                        : U15       : output : 3.3-V LVTTL       :         : 4         : N              
AX[0]                        : U16       : output : 3.3-V LVTTL       :         : 4         : N              
CACHE_DATA_OUT[7]            : U17       : output : 3.3-V LVTTL       :         : 3         : N              
ADDR_MEM_OUT[1]              : U18       : output : 3.3-V LVTTL       :         : 3         : N              
TAG_FIX[2]                   : U19       : output : 3.3-V LVTTL       :         : 3         : N              
ADDR_MEM_OUT[5]              : U20       : output : 3.3-V LVTTL       :         : 3         : N              
GND                          : V1        : gnd    :                   :         :           :                
FIX_FLAG                     : V2        : output : 3.3-V LVTTL       :         : 1         : N              
TAG_FIX[3]                   : V3        : output : 3.3-V LVTTL       :         : 1         : N              
T2[5]                        : V4        : output : 3.3-V LVTTL       :         : 4         : N              
C_ALCR                       : V5        : output : 3.3-V LVTTL       :         : 4         : N              
D1[3]                        : V6        : output : 3.3-V LVTTL       :         : 4         : N              
IP[8]                        : V7        : output : 3.3-V LVTTL       :         : 4         : N              
IP[10]                       : V8        : output : 3.3-V LVTTL       :         : 4         : N              
T1[2]                        : V9        : output : 3.3-V LVTTL       :         : 4         : N              
DATA[3]                      : V10       : output : 3.3-V LVTTL       :         : 4         : N              
DATA[7]                      : V11       : output : 3.3-V LVTTL       :         : 4         : N              
AR[6]                        : V12       : output : 3.3-V LVTTL       :         : 4         : N              
C[2]                         : V13       : output : 3.3-V LVTTL       :         : 4         : N              
D2[5]                        : V14       : output : 3.3-V LVTTL       :         : 4         : N              
DR[5]                        : V15       : output : 3.3-V LVTTL       :         : 4         : N              
SELECT_REG_GLOB_OUT[0]       : V16       : output : 3.3-V LVTTL       :         : 4         : N              
CACHE-RAM_DATA_BUS[0]        : V17       : output : 3.3-V LVTTL       :         : 4         : N              
C[0]                         : V18       : output : 3.3-V LVTTL       :         : 3         : N              
ADDR[1]                      : V19       : output : 3.3-V LVTTL       :         : 3         : N              
GND                          : V20       : gnd    :                   :         :           :                
VCCINT                       : W1        : power  :                   : 1.5V    :           :                
GND                          : W2        : gnd    :                   :         :           :                
CACHE_TAG_OUT[0]             : W3        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR_CACHE[10]               : W4        : output : 3.3-V LVTTL       :         : 4         : N              
T1[5]                        : W5        : output : 3.3-V LVTTL       :         : 4         : N              
CLOCK_FIX                    : W6        : output : 3.3-V LVTTL       :         : 4         : N              
CACHE_TAG_OUT[2]             : W7        : output : 3.3-V LVTTL       :         : 4         : N              
IP[0]                        : W8        : output : 3.3-V LVTTL       :         : 4         : N              
T3[5]                        : W9        : output : 3.3-V LVTTL       :         : 4         : N              
IP[4]                        : W10       : output : 3.3-V LVTTL       :         : 4         : N              
DATA[0]                      : W11       : output : 3.3-V LVTTL       :         : 4         : N              
IR[0]                        : W12       : output : 3.3-V LVTTL       :         : 4         : N              
IR[2]                        : W13       : output : 3.3-V LVTTL       :         : 4         : N              
AR[5]                        : W14       : output : 3.3-V LVTTL       :         : 4         : N              
FLAGS[1]                     : W15       : output : 3.3-V LVTTL       :         : 4         : N              
CACHE-RAM_DATA_BUS[1]        : W16       : output : 3.3-V LVTTL       :         : 4         : N              
CACHE-RAM_DATA_BUS[3]        : W17       : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[5]                      : W18       : output : 3.3-V LVTTL       :         : 3         : N              
GND                          : W19       : gnd    :                   :         :           :                
VCCINT                       : W20       : power  :                   : 1.5V    :           :                
GND                          : Y1        : gnd    :                   :         :           :                
VCCINT                       : Y2        : power  :                   : 1.5V    :           :                
GND                          : Y3        : gnd    :                   :         :           :                
GND*                         : Y4        :        :                   :         : 4         :                
VCCIO4                       : Y5        : power  :                   : 3.3V    : 4         :                
ADDR[9]                      : Y6        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR_CACHE[1]                : Y7        : output : 3.3-V LVTTL       :         : 4         : N              
IP[3]                        : Y8        : output : 3.3-V LVTTL       :         : 4         : N              
T1[6]                        : Y9        : output : 3.3-V LVTTL       :         : 4         : N              
AR[7]                        : Y10       : output : 3.3-V LVTTL       :         : 4         : N              
DATA[6]                      : Y11       : output : 3.3-V LVTTL       :         : 4         : N              
DATA[1]                      : Y12       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_REG_GLOB_OUT[3]         : Y13       : output : 3.3-V LVTTL       :         : 4         : N              
IP_UP_SPEC_OUT               : Y14       : output : 3.3-V LVTTL       :         : 4         : N              
D4[3]                        : Y15       : output : 3.3-V LVTTL       :         : 4         : N              
VCCIO4                       : Y16       : power  :                   : 3.3V    : 4         :                
D2[2]                        : Y17       : output : 3.3-V LVTTL       :         : 4         : N              
GND                          : Y18       : gnd    :                   :         :           :                
VCCINT                       : Y19       : power  :                   : 1.5V    :           :                
GND                          : Y20       : gnd    :                   :         :           :                
