 -- Copyright (C) 1991-2009 Altera Corporation
 -- Your use of Altera Corporation's design tools, logic functions 
 -- and other software and tools, and its AMPP partner logic 
 -- functions, and any output files from any of the foregoing 
 -- (including device programming or simulation files), and any 
 -- associated documentation or information are expressly subject 
 -- to the terms and conditions of the Altera Program License 
 -- Subscription Agreement, Altera MegaCore Function License 
 -- Agreement, or other applicable license agreement, including, 
 -- without limitation, that your use is for the sole purpose of 
 -- programming logic devices manufactured by Altera and sold by 
 -- Altera or its authorized distributors.  Please refer to the 
 -- applicable agreement for further details.
 -- 
 -- This is a Quartus II output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus II input file. This file cannot be used
 -- to make Quartus II pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus II help.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- NC            : No Connect. This pin has no internal connection to the device.
 -- DNU           : Do Not Use. This pin MUST NOT be connected.
 -- VCCINT        : Dedicated power pin, which MUST be connected to VCC  (1.5V).
 -- VCCIO         : Dedicated power pin, which MUST be connected to VCC
 --                 of its bank.
 --					Bank 1:		3.3V
 --					Bank 2:		3.3V
 --					Bank 3:		3.3V
 --					Bank 4:		3.3V
 -- GND           : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
 --					It can also be used to report unused dedicated pins. The connection
 --					on the board for unused dedicated pins depends on whether this will
 --					be used in a future design. One example is device migration. When
 --					using device migration, refer to the device pin-tables. If it is a
 --					GND pin in the pin table or if it will not be used in a future design
 --					for another purpose the it MUST be connected to GND. If it is an unused
 --					dedicated pin, then it can be connected to a valid signal on the board
 --					(low, high, or toggling) if that signal is required for a different
 --					revision of the design.
 -- GND+          : Unused input pin. It can also be used to report unused dual-purpose pins.
 --					This pin should be connected to GND. It may also be connected  to a
 --					valid signal  on the board  (low, high, or toggling)  if that signal
 --					is required for a different revision of the design.
 -- GND*          : Unused  I/O  pin.   For transceiver I/O banks (Bank 13, 14, 15, 16 and 17),
 --           	    connect each pin marked GND* either individually through a 10k Ohm resistor
 --           	    to GND or tie all pins together and connect through a single 10k Ohm resistor
 --           	    to GND.
 --           	    For non-transceiver I/O banks, connect each pin marked GND* directly to GND
 --           	    or leave it unconnected.
 -- RESERVED      : Unused I/O pin, which MUST be left unconnected.
 -- RESERVED_INPUT    : Pin is tri-stated and should be connected to the board.
 -- RESERVED_INPUT_WITH_WEAK_PULLUP    : Pin is tri-stated with internal weak pull-up resistor.
 -- RESERVED_INPUT_WITH_BUS_HOLD       : Pin is tri-stated with bus-hold circuitry.
 -- RESERVED_OUTPUT_DRIVEN_HIGH        : Pin is output driven high.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- Pin directions (input, output or bidir) are based on device operating in user mode.
 ---------------------------------------------------------------------------------

Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition
CHIP  "CPU"  ASSIGNED TO AN: EP1C4F400C6

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
GND                          : A1        : gnd    :                   :         :           :                
VCCINT                       : A2        : power  :                   : 1.5V    :           :                
GND                          : A3        : gnd    :                   :         :           :                
DR[4]                        : A4        : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : A5        : power  :                   : 3.3V    : 2         :                
COUNTER_DECODE[1]            : A6        : output : 3.3-V LVTTL       :         : 2         : N              
DR[6]                        : A7        : output : 3.3-V LVTTL       :         : 2         : N              
DMA_ADDR[2]                  : A8        : input  : 3.3-V LVTTL       :         : 2         : N              
DATA_BUS3[2]                 : A9        : output : 3.3-V LVTTL       :         : 2         : N              
DMA_DATA_BIDIR[0]            : A10       : bidir  : 3.3-V LVTTL       :         : 2         : N              
ADDR_MEM[6]                  : A11       : output : 3.3-V LVTTL       :         : 2         : N              
ADDR_MEM[1]                  : A12       : output : 3.3-V LVTTL       :         : 2         : N              
DX[4]                        : A13       : output : 3.3-V LVTTL       :         : 2         : N              
CACHE-RAM_DATA_BUS[7]        : A14       : output : 3.3-V LVTTL       :         : 2         : N              
T1[6]                        : A15       : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : A16       : power  :                   : 3.3V    : 2         :                
GND*                         : A17       :        :                   :         : 2         :                
GND                          : A18       : gnd    :                   :         :           :                
VCCINT                       : A19       : power  :                   : 1.5V    :           :                
GND                          : A20       : gnd    :                   :         :           :                
VCCINT                       : B1        : power  :                   : 1.5V    :           :                
GND                          : B2        : gnd    :                   :         :           :                
GND*                         : B3        :        :                   :         : 2         :                
GND*                         : B4        :        :                   :         : 2         :                
AR[0]                        : B5        : output : 3.3-V LVTTL       :         : 2         : N              
IP[7]                        : B6        : output : 3.3-V LVTTL       :         : 2         : N              
DATA_BUS0[6]                 : B7        : output : 3.3-V LVTTL       :         : 2         : N              
BX[4]                        : B8        : output : 3.3-V LVTTL       :         : 2         : N              
CACHE-RAM_DATA_BUS[2]        : B9        : output : 3.3-V LVTTL       :         : 2         : N              
DMA_DATA_BIDIR[2]            : B10       : bidir  : 3.3-V LVTTL       :         : 2         : N              
DMA_DATA_BIDIR[3]            : B11       : bidir  : 3.3-V LVTTL       :         : 2         : N              
ADDR_MEM[8]                  : B12       : output : 3.3-V LVTTL       :         : 2         : N              
DMA_ADDR[0]                  : B13       : input  : 3.3-V LVTTL       :         : 2         : N              
CX[2]                        : B14       : output : 3.3-V LVTTL       :         : 2         : N              
T1[4]                        : B15       : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : B16       :        :                   :         : 2         :                
GND*                         : B17       :        :                   :         : 2         :                
GND*                         : B18       :        :                   :         : 2         :                
GND                          : B19       : gnd    :                   :         :           :                
VCCINT                       : B20       : power  :                   : 1.5V    :           :                
GND                          : C1        : gnd    :                   :         :           :                
GND*                         : C2        :        :                   :         : 1         :                
GND*                         : C3        :        :                   :         : 1         :                
FR[4]                        : C4        : output : 3.3-V LVTTL       :         : 2         : N              
S10[6]                       : C5        : output : 3.3-V LVTTL       :         : 2         : N              
IP[1]                        : C6        : output : 3.3-V LVTTL       :         : 2         : N              
DATA[0]                      : C7        : output : 3.3-V LVTTL       :         : 2         : N              
BX[3]                        : C8        : output : 3.3-V LVTTL       :         : 2         : N              
CX[3]                        : C9        : output : 3.3-V LVTTL       :         : 2         : N              
ADDR_MEM[11]                 : C10       : output : 3.3-V LVTTL       :         : 2         : N              
DMA_DATA_BIDIR[1]            : C11       : bidir  : 3.3-V LVTTL       :         : 2         : N              
DMA_DATA_BIDIR[5]            : C12       : bidir  : 3.3-V LVTTL       :         : 2         : N              
DATA_BUS1[0]                 : C13       : output : 3.3-V LVTTL       :         : 2         : N              
DATA_BUS2[0]                 : C14       : output : 3.3-V LVTTL       :         : 2         : N              
D0[6]                        : C15       : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : C16       :        :                   :         : 2         :                
GND*                         : C17       :        :                   :         : 2         :                
GND*                         : C18       :        :                   :         : 3         :                
DX[1]                        : C19       : output : 3.3-V LVTTL       :         : 3         : N              
GND                          : C20       : gnd    :                   :         :           :                
DATA[3]                      : D1        : output : 3.3-V LVTTL       :         : 1         : N              
GND*                         : D2        :        :                   :         : 1         :                
GND*                         : D3        :        :                   :         : 1         :                
DATA_BUS0[5]                 : D4        : output : 3.3-V LVTTL       :         : 1         : N              
DR[0]                        : D5        : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : D6        :        :                   :         : 2         :                
DATA[6]                      : D7        : output : 3.3-V LVTTL       :         : 2         : N              
DATA_BUS0[7]                 : D8        : output : 3.3-V LVTTL       :         : 2         : N              
DX[2]                        : D9        : output : 3.3-V LVTTL       :         : 2         : N              
DMA_DATA_BIDIR[4]            : D10       : bidir  : 3.3-V LVTTL       :         : 2         : N              
ADDR_MEM[10]                 : D11       : output : 3.3-V LVTTL       :         : 2         : N              
ADDR_MEM[0]                  : D12       : output : 3.3-V LVTTL       :         : 2         : N              
D0[0]                        : D13       : output : 3.3-V LVTTL       :         : 2         : N              
FR[7]                        : D14       : output : 3.3-V LVTTL       :         : 2         : N              
DR[2]                        : D15       : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : D16       :        :                   :         : 2         :                
GND*                         : D17       :        :                   :         : 3         :                
GND*                         : D18       :        :                   :         : 3         :                
GND*                         : D19       :        :                   :         : 3         :                
DATA_BUS3[6]                 : D20       : output : 3.3-V LVTTL       :         : 3         : N              
VCCIO1                       : E1        : power  :                   : 3.3V    : 1         :                
GND*                         : E2        :        :                   :         : 1         :                
DX[5]                        : E3        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_BUS0[2]                 : E4        : output : 3.3-V LVTTL       :         : 1         : N              
CX[4]                        : E5        : output : 3.3-V LVTTL       :         : 1         : N              
FR[6]                        : E6        : output : 3.3-V LVTTL       :         : 2         : N              
CX[7]                        : E7        : output : 3.3-V LVTTL       :         : 2         : N              
BX[5]                        : E8        : output : 3.3-V LVTTL       :         : 2         : N              
DATA_BUS2[6]                 : E9        : output : 3.3-V LVTTL       :         : 2         : N              
DR[3]                        : E10       : output : 3.3-V LVTTL       :         : 2         : N              
ADDR_MEM[2]                  : E11       : output : 3.3-V LVTTL       :         : 2         : N              
DMA_ADDR[1]                  : E12       : input  : 3.3-V LVTTL       :         : 2         : N              
BX[2]                        : E13       : output : 3.3-V LVTTL       :         : 2         : N              
DATA_BUS1[6]                 : E14       : output : 3.3-V LVTTL       :         : 2         : N              
DATA_BUS3[7]                 : E15       : output : 3.3-V LVTTL       :         : 2         : N              
DX[7]                        : E16       : output : 3.3-V LVTTL       :         : 2         : N              
CACHE-RAM_DATA_BUS[6]        : E17       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : E18       :        :                   :         : 3         :                
GND*                         : E19       :        :                   :         : 3         :                
VCCIO3                       : E20       : power  :                   : 3.3V    : 3         :                
GND*                         : F1        :        :                   :         : 1         :                
DX[3]                        : F2        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_BUS0[3]                 : F3        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_BUS3[0]                 : F4        : output : 3.3-V LVTTL       :         : 1         : N              
AR[5]                        : F5        : output : 3.3-V LVTTL       :         : 1         : N              
CACHE-RAM_DATA_BUS[0]        : F6        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_BUS0[0]                 : F7        : output : 3.3-V LVTTL       :         : 2         : N              
DATA[7]                      : F8        : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : F9        : power  :                   : 3.3V    : 2         :                
AX[6]                        : F10       : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : F11       : power  :                   : 3.3V    : 2         :                
ADDR_MEM[7]                  : F12       : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : F13       : power  :                   : 3.3V    : 2         :                
DATA_BUS2[1]                 : F14       : output : 3.3-V LVTTL       :         : 2         : N              
DR[1]                        : F15       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : F16       :        :                   :         : 3         :                
GND*                         : F17       :        :                   :         : 3         :                
CX[0]                        : F18       : output : 3.3-V LVTTL       :         : 3         : N              
D1[5]                        : F19       : output : 3.3-V LVTTL       :         : 3         : N              
T1[1]                        : F20       : output : 3.3-V LVTTL       :         : 3         : N              
AR[2]                        : G1        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_BUS0[4]                 : G2        : output : 3.3-V LVTTL       :         : 1         : N              
FLAGS[0]                     : G3        : output : 3.3-V LVTTL       :         : 1         : N              
AX[0]                        : G4        : output : 3.3-V LVTTL       :         : 1         : N              
DATA[2]                      : G5        : output : 3.3-V LVTTL       :         : 1         : N              
DATA[5]                      : G6        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_BUS0[1]                 : G7        : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : G8        : gnd    :                   :         :           :                
GND                          : G9        : gnd    :                   :         :           :                
GND                          : G10       : gnd    :                   :         :           :                
GND                          : G11       : gnd    :                   :         :           :                
GND                          : G12       : gnd    :                   :         :           :                
GND                          : G13       : gnd    :                   :         :           :                
CX[6]                        : G14       : output : 3.3-V LVTTL       :         : 3         : N              
DATA_BUS3[1]                 : G15       : output : 3.3-V LVTTL       :         : 3         : N              
D1[6]                        : G16       : output : 3.3-V LVTTL       :         : 3         : N              
AX[2]                        : G17       : output : 3.3-V LVTTL       :         : 3         : N              
CX[1]                        : G18       : output : 3.3-V LVTTL       :         : 3         : N              
CACHE-RAM_DATA_BUS[1]        : G19       : output : 3.3-V LVTTL       :         : 3         : N              
ADDR[11]                     : G20       : output : 3.3-V LVTTL       :         : 3         : N              
BX[0]                        : H1        : output : 3.3-V LVTTL       :         : 1         : N              
AX[3]                        : H2        : output : 3.3-V LVTTL       :         : 1         : N              
AX[4]                        : H3        : output : 3.3-V LVTTL       :         : 1         : N              
DX[6]                        : H4        : output : 3.3-V LVTTL       :         : 1         : N              
DR[5]                        : H5        : output : 3.3-V LVTTL       :         : 1         : N              
DATA[4]                      : H6        : output : 3.3-V LVTTL       :         : 1         : N              
AX[5]                        : H7        : output : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : H8        : power  :                   : 3.3V    : 1         :                
GND                          : H9        : gnd    :                   :         :           :                
VCCINT                       : H10       : power  :                   : 1.5V    :           :                
GND                          : H11       : gnd    :                   :         :           :                
VCCINT                       : H12       : power  :                   : 1.5V    :           :                
VCCIO3                       : H13       : power  :                   : 3.3V    : 3         :                
DATA_BUS1[7]                 : H14       : output : 3.3-V LVTTL       :         : 3         : N              
DATA_BUS1[1]                 : H15       : output : 3.3-V LVTTL       :         : 3         : N              
BX[6]                        : H16       : output : 3.3-V LVTTL       :         : 3         : N              
D1[0]                        : H17       : output : 3.3-V LVTTL       :         : 3         : N              
AX[1]                        : H18       : output : 3.3-V LVTTL       :         : 3         : N              
BX[1]                        : H19       : output : 3.3-V LVTTL       :         : 3         : N              
T0[0]                        : H20       : output : 3.3-V LVTTL       :         : 3         : N              
DATA[1]                      : J1        : output : 3.3-V LVTTL       :         : 1         : N              
DR[7]                        : J2        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_BUS2[5]                 : J3        : output : 3.3-V LVTTL       :         : 1         : N              
AR[3]                        : J4        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_BUS2[2]                 : J5        : output : 3.3-V LVTTL       :         : 1         : N              
S10[1]                       : J6        : output : 3.3-V LVTTL       :         : 1         : N              
IP[4]                        : J7        : output : 3.3-V LVTTL       :         : 1         : N              
WRITE_MEM                    : J8        : output : 3.3-V LVTTL       :         : 1         : N              
VCCINT                       : J9        : power  :                   : 1.5V    :           :                
GND                          : J10       : gnd    :                   :         :           :                
VCCINT                       : J11       : power  :                   : 1.5V    :           :                
GND                          : J12       : gnd    :                   :         :           :                
DATA_BUS2[4]                 : J13       : output : 3.3-V LVTTL       :         : 3         : N              
DATA_BUS1[5]                 : J14       : output : 3.3-V LVTTL       :         : 3         : N              
DATA_BUS1[3]                 : J15       : output : 3.3-V LVTTL       :         : 3         : N              
D0[4]                        : J16       : output : 3.3-V LVTTL       :         : 3         : N              
DATA_BUS1[2]                 : J17       : output : 3.3-V LVTTL       :         : 3         : N              
D1[2]                        : J18       : output : 3.3-V LVTTL       :         : 3         : N              
DATA_BUS1[4]                 : J19       : output : 3.3-V LVTTL       :         : 3         : N              
T1[3]                        : J20       : output : 3.3-V LVTTL       :         : 3         : N              
nCONFIG                      : K1        :        :                   :         : 1         :                
~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : K2        : input  : 3.3-V LVTTL       :         : 1         : N              
DATA0                        : K3        : input  :                   :         : 1         :                
VCCA_PLL1                    : K4        : power  :                   : 1.5V    :           :                
GND+                         : K5        :        :                   :         : 1         :                
GND+                         : K6        :        :                   :         : 1         :                
GNDA_PLL1                    : K7        : gnd    :                   :         :           :                
VCCIO1                       : K8        : power  :                   : 3.3V    : 1         :                
GND                          : K9        : gnd    :                   :         :           :                
VCCINT                       : K10       : power  :                   : 1.5V    :           :                
GND                          : K11       : gnd    :                   :         :           :                
VCCINT                       : K12       : power  :                   : 1.5V    :           :                
VCCIO3                       : K13       : power  :                   : 3.3V    : 3         :                
GND+                         : K14       :        :                   :         : 3         :                
T1[5]                        : K15       : output : 3.3-V LVTTL       :         : 3         : N              
T1[2]                        : K16       : output : 3.3-V LVTTL       :         : 3         : N              
VCCA_PLL2                    : K17       : power  :                   : 1.5V    :           :                
TDI                          : K18       : input  :                   :         : 3         :                
D3[0]                        : K19       : output : 3.3-V LVTTL       :         : 3         : N              
GNDA_PLL2                    : K20       : gnd    :                   :         :           :                
MSEL0                        : L1        :        :                   :         : 1         :                
nCEO                         : L2        :        :                   :         : 1         :                
DCLK                         : L3        : bidir  :                   :         : 1         :                
~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : L4        : input  : 3.3-V LVTTL       :         : 1         : N              
nCE                          : L5        :        :                   :         : 1         :                
MSEL1                        : L6        :        :                   :         : 1         :                
GNDG_PLL1                    : L7        : gnd    :                   :         :           :                
IR[2]                        : L8        : output : 3.3-V LVTTL       :         : 1         : N              
VCCINT                       : L9        : power  :                   : 1.5V    :           :                
GND                          : L10       : gnd    :                   :         :           :                
VCCINT                       : L11       : power  :                   : 1.5V    :           :                
GND                          : L12       : gnd    :                   :         :           :                
D1[1]                        : L13       : output : 3.3-V LVTTL       :         : 3         : N              
GND+                         : L14       :        :                   :         : 3         :                
GNDG_PLL2                    : L15       : gnd    :                   :         :           :                
TMS                          : L16       : input  :                   :         : 3         :                
nSTATUS                      : L17       :        :                   :         : 3         :                
CONF_DONE                    : L18       :        :                   :         : 3         :                
TCK                          : L19       : input  :                   :         : 3         :                
TDO                          : L20       : output :                   :         : 3         :                
DMA_DATA_BIDIR[7]            : M1        : bidir  : 3.3-V LVTTL       :         : 1         : N              
DMA_DATA_BIDIR[6]            : M2        : bidir  : 3.3-V LVTTL       :         : 1         : N              
AR[7]                        : M3        : output : 3.3-V LVTTL       :         : 1         : N              
IP[2]                        : M4        : output : 3.3-V LVTTL       :         : 1         : N              
AR[4]                        : M5        : output : 3.3-V LVTTL       :         : 1         : N              
STACK_OVERFLOW               : M6        : output : 3.3-V LVTTL       :         : 1         : N              
IP[6]                        : M7        : output : 3.3-V LVTTL       :         : 1         : N              
IR[1]                        : M8        : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : M9        : gnd    :                   :         :           :                
VCCINT                       : M10       : power  :                   : 1.5V    :           :                
GND                          : M11       : gnd    :                   :         :           :                
VCCINT                       : M12       : power  :                   : 1.5V    :           :                
D0[1]                        : M13       : output : 3.3-V LVTTL       :         : 3         : N              
D3[7]                        : M14       : output : 3.3-V LVTTL       :         : 3         : N              
D2[0]                        : M15       : output : 3.3-V LVTTL       :         : 3         : N              
IP[5]                        : M16       : output : 3.3-V LVTTL       :         : 3         : N              
D3[6]                        : M17       : output : 3.3-V LVTTL       :         : 3         : N              
DATA_BUS2[7]                 : M18       : output : 3.3-V LVTTL       :         : 3         : N              
IR[0]                        : M19       : output : 3.3-V LVTTL       :         : 3         : N              
D0[3]                        : M20       : output : 3.3-V LVTTL       :         : 3         : N              
S10[7]                       : N1        : output : 3.3-V LVTTL       :         : 1         : N              
S10[0]                       : N2        : output : 3.3-V LVTTL       :         : 1         : N              
SP[1]                        : N3        : output : 3.3-V LVTTL       :         : 1         : N              
CLOCK                        : N4        : input  : 3.3-V LVTTL       :         : 1         : N              
S11[4]                       : N5        : output : 3.3-V LVTTL       :         : 1         : N              
IP[3]                        : N6        : output : 3.3-V LVTTL       :         : 1         : N              
FR[1]                        : N7        : output : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : N8        : power  :                   : 3.3V    : 1         :                
VCCINT                       : N9        : power  :                   : 1.5V    :           :                
GND                          : N10       : gnd    :                   :         :           :                
VCCINT                       : N11       : power  :                   : 1.5V    :           :                
GND                          : N12       : gnd    :                   :         :           :                
VCCIO3                       : N13       : power  :                   : 3.3V    : 3         :                
DATA_BUS2[3]                 : N14       : output : 3.3-V LVTTL       :         : 3         : N              
T0[1]                        : N15       : output : 3.3-V LVTTL       :         : 3         : N              
D3[2]                        : N16       : output : 3.3-V LVTTL       :         : 3         : N              
D3[3]                        : N17       : output : 3.3-V LVTTL       :         : 3         : N              
DATA_BUS3[5]                 : N18       : output : 3.3-V LVTTL       :         : 3         : N              
D2[2]                        : N19       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : N20       :        :                   :         : 3         :                
SP[0]                        : P1        : output : 3.3-V LVTTL       :         : 1         : N              
FR[5]                        : P2        : output : 3.3-V LVTTL       :         : 1         : N              
ADDR[8]                      : P3        : output : 3.3-V LVTTL       :         : 1         : N              
D2[7]                        : P4        : output : 3.3-V LVTTL       :         : 1         : N              
IP[11]                       : P5        : output : 3.3-V LVTTL       :         : 1         : N              
IP[8]                        : P6        : output : 3.3-V LVTTL       :         : 1         : N              
S10[4]                       : P7        : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : P8        : gnd    :                   :         :           :                
GND                          : P9        : gnd    :                   :         :           :                
GND                          : P10       : gnd    :                   :         :           :                
GND                          : P11       : gnd    :                   :         :           :                
GND                          : P12       : gnd    :                   :         :           :                
GND                          : P13       : gnd    :                   :         :           :                
SP[2]                        : P14       : output : 3.3-V LVTTL       :         : 3         : N              
D2[1]                        : P15       : output : 3.3-V LVTTL       :         : 3         : N              
D1[4]                        : P16       : output : 3.3-V LVTTL       :         : 3         : N              
D2[5]                        : P17       : output : 3.3-V LVTTL       :         : 3         : N              
FR[3]                        : P18       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : P19       :        :                   :         : 3         :                
GND*                         : P20       :        :                   :         : 3         :                
S11[3]                       : R1        : output : 3.3-V LVTTL       :         : 1         : N              
AR[6]                        : R2        : output : 3.3-V LVTTL       :         : 1         : N              
SP[4]                        : R3        : output : 3.3-V LVTTL       :         : 1         : N              
GND*                         : R4        :        :                   :         : 1         :                
GND*                         : R5        :        :                   :         : 1         :                
S10[2]                       : R6        : output : 3.3-V LVTTL       :         : 1         : N              
S11[7]                       : R7        : output : 3.3-V LVTTL       :         : 4         : N              
VCCIO4                       : R8        : power  :                   : 3.3V    : 4         :                
IP[10]                       : R9        : output : 3.3-V LVTTL       :         : 4         : N              
VCCIO4                       : R10       : power  :                   : 3.3V    : 4         :                
ADDR_MEM[9]                  : R11       : output : 3.3-V LVTTL       :         : 4         : N              
VCCIO4                       : R12       : power  :                   : 3.3V    : 4         :                
CLOCK_MEM                    : R13       : output : 3.3-V LVTTL       :         : 4         : N              
CACHE-RAM_DATA_BUS[3]        : R14       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_BUS3[4]                 : R15       : output : 3.3-V LVTTL       :         : 3         : N              
T0[5]                        : R16       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : R17       :        :                   :         : 3         :                
GND*                         : R18       :        :                   :         : 3         :                
D0[7]                        : R19       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : R20       :        :                   :         : 3         :                
VCCIO1                       : T1        : power  :                   : 3.3V    : 1         :                
SP[6]                        : T2        : output : 3.3-V LVTTL       :         : 1         : N              
GND*                         : T3        :        :                   :         : 1         :                
COUNTER_DECODE[0]            : T4        : output : 3.3-V LVTTL       :         : 1         : N              
GND*                         : T5        :        :                   :         : 4         :                
FR[0]                        : T6        : output : 3.3-V LVTTL       :         : 4         : N              
AR[1]                        : T7        : output : 3.3-V LVTTL       :         : 4         : N              
FR[2]                        : T8        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[2]                      : T9        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[9]                      : T10       : output : 3.3-V LVTTL       :         : 4         : N              
CACHE_ON                     : T11       : output : 3.3-V LVTTL       :         : 4         : N              
FLAGS[1]                     : T12       : output : 3.3-V LVTTL       :         : 4         : N              
D2[3]                        : T13       : output : 3.3-V LVTTL       :         : 4         : N              
D0[2]                        : T14       : output : 3.3-V LVTTL       :         : 4         : N              
T0[6]                        : T15       : output : 3.3-V LVTTL       :         : 4         : N              
GND*                         : T16       :        :                   :         : 4         :                
GND*                         : T17       :        :                   :         : 3         :                
T0[4]                        : T18       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : T19       :        :                   :         : 3         :                
VCCIO3                       : T20       : power  :                   : 3.3V    : 3         :                
GND*                         : U1        :        :                   :         : 1         :                
GND*                         : U2        :        :                   :         : 1         :                
GND*                         : U3        :        :                   :         : 1         :                
GND*                         : U4        :        :                   :         : 1         :                
GND*                         : U5        :        :                   :         : 4         :                
IP[9]                        : U6        : output : 3.3-V LVTTL       :         : 4         : N              
IR[3]                        : U7        : output : 3.3-V LVTTL       :         : 4         : N              
S11[0]                       : U8        : output : 3.3-V LVTTL       :         : 4         : N              
DX[0]                        : U9        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[10]                     : U10       : output : 3.3-V LVTTL       :         : 4         : N              
BX[7]                        : U11       : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[6]                      : U12       : output : 3.3-V LVTTL       :         : 4         : N              
D2[6]                        : U13       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_BUS3[3]                 : U14       : output : 3.3-V LVTTL       :         : 4         : N              
D0[5]                        : U15       : output : 3.3-V LVTTL       :         : 4         : N              
T0[2]                        : U16       : output : 3.3-V LVTTL       :         : 4         : N              
GND*                         : U17       :        :                   :         : 3         :                
FLAGS[3]                     : U18       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : U19       :        :                   :         : 3         :                
GND*                         : U20       :        :                   :         : 3         :                
GND                          : V1        : gnd    :                   :         :           :                
GND*                         : V2        :        :                   :         : 1         :                
FLAGS[2]                     : V3        : output : 3.3-V LVTTL       :         : 1         : N              
SP[7]                        : V4        : output : 3.3-V LVTTL       :         : 4         : N              
S10[5]                       : V5        : output : 3.3-V LVTTL       :         : 4         : N              
S11[2]                       : V6        : output : 3.3-V LVTTL       :         : 4         : N              
IP[0]                        : V7        : output : 3.3-V LVTTL       :         : 4         : N              
COUNTER_DECODE[3]            : V8        : output : 3.3-V LVTTL       :         : 4         : N              
S11[1]                       : V9        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[5]                      : V10       : output : 3.3-V LVTTL       :         : 4         : N              
DMA_WRITE                    : V11       : input  : 3.3-V LVTTL       :         : 4         : N              
D1[3]                        : V12       : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[0]                      : V13       : output : 3.3-V LVTTL       :         : 4         : N              
D1[7]                        : V14       : output : 3.3-V LVTTL       :         : 4         : N              
D3[1]                        : V15       : output : 3.3-V LVTTL       :         : 4         : N              
T0[3]                        : V16       : output : 3.3-V LVTTL       :         : 4         : N              
GND*                         : V17       :        :                   :         : 4         :                
CACHE-RAM_DATA_BUS[4]        : V18       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : V19       :        :                   :         : 3         :                
GND                          : V20       : gnd    :                   :         :           :                
VCCINT                       : W1        : power  :                   : 1.5V    :           :                
GND                          : W2        : gnd    :                   :         :           :                
SP[3]                        : W3        : output : 3.3-V LVTTL       :         : 4         : N              
SP[5]                        : W4        : output : 3.3-V LVTTL       :         : 4         : N              
S10[3]                       : W5        : output : 3.3-V LVTTL       :         : 4         : N              
S11[6]                       : W6        : output : 3.3-V LVTTL       :         : 4         : N              
GND*                         : W7        :        :                   :         : 4         :                
COUNTER_DECODE[2]            : W8        : output : 3.3-V LVTTL       :         : 4         : N              
CX[5]                        : W9        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[4]                      : W10       : output : 3.3-V LVTTL       :         : 4         : N              
DMA_CLOCK                    : W11       : input  : 3.3-V LVTTL       :         : 4         : N              
ADDR_MEM[3]                  : W12       : output : 3.3-V LVTTL       :         : 4         : N              
AX[7]                        : W13       : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[7]                      : W14       : output : 3.3-V LVTTL       :         : 4         : N              
T1[0]                        : W15       : output : 3.3-V LVTTL       :         : 4         : N              
S11[5]                       : W16       : output : 3.3-V LVTTL       :         : 4         : N              
GND*                         : W17       :        :                   :         : 4         :                
GND*                         : W18       :        :                   :         : 3         :                
GND                          : W19       : gnd    :                   :         :           :                
VCCINT                       : W20       : power  :                   : 1.5V    :           :                
GND                          : Y1        : gnd    :                   :         :           :                
VCCINT                       : Y2        : power  :                   : 1.5V    :           :                
GND                          : Y3        : gnd    :                   :         :           :                
GND*                         : Y4        :        :                   :         : 4         :                
VCCIO4                       : Y5        : power  :                   : 3.3V    : 4         :                
GND*                         : Y6        :        :                   :         : 4         :                
ROM_MEM                      : Y7        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[1]                      : Y8        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR[3]                      : Y9        : output : 3.3-V LVTTL       :         : 4         : N              
ADDR_MEM[5]                  : Y10       : output : 3.3-V LVTTL       :         : 4         : N              
ADDR_MEM[4]                  : Y11       : output : 3.3-V LVTTL       :         : 4         : N              
D3[4]                        : Y12       : output : 3.3-V LVTTL       :         : 4         : N              
D2[4]                        : Y13       : output : 3.3-V LVTTL       :         : 4         : N              
CACHE-RAM_DATA_BUS[5]        : Y14       : output : 3.3-V LVTTL       :         : 4         : N              
GND*                         : Y15       :        :                   :         : 4         :                
VCCIO4                       : Y16       : power  :                   : 3.3V    : 4         :                
D3[5]                        : Y17       : output : 3.3-V LVTTL       :         : 4         : N              
GND                          : Y18       : gnd    :                   :         :           :                
VCCINT                       : Y19       : power  :                   : 1.5V    :           :                
GND                          : Y20       : gnd    :                   :         :           :                
